<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

基于FPGA的片上可編程系統(SOPC)設計之：Altera公司的NIOS II解決方案

  • NIOS II是一個(gè)用戶(hù)可配置的通用RISC嵌入式處理器。Altera推出的NIOS II系列嵌入式處理器擴展了目前世界上最流行的軟核嵌入式處理器的性能。
  • 關(guān)鍵字： Altera  片上可編程系統  SOPC  FPGA  NiosII  

基于NiosII的工程爆破振動(dòng)數據采集控制器設計

  • 介紹了一種在工程爆破振動(dòng)數據采集中應用的控制器設計方案。系統采用Altera公司的FPGA作為主控制器芯片，其中集成控制邏輯單元與NiosII軟核嵌入式處理器二者結合成為單芯片控制器方案。
  • 關(guān)鍵字： NiosII  嵌入式處理器  FPGA  

基于FPGA的片上可編程系統(SOPC)設計之：基于FPGA的SOPC系統組成原理和典型方案

  • SoC即System On Chip，是片上系統簡(jiǎn)稱(chēng)。它是IC設計與工藝技術(shù)水平不斷提高的結果。SoC從整個(gè)系統的角度出發(fā)，把處理機制、模型算法、芯片結構、各層次電路直至器件的設計緊密結合起來(lái)，在單個(gè)（或少數幾個(gè)）芯片上完成整個(gè)系統的功能。所謂完整的系統一般包括中央處理器、存儲器以及外圍電路等。
  • 關(guān)鍵字： 片上可編程系統  SOPC  FPGA  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之： 編譯及仿真工程

  • 可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類(lèi)型，可以進(jìn)行功能仿真以測試設計的邏輯功能，也可以進(jìn)行時(shí)序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時(shí)序，或者采用Fast Timing模型進(jìn)行時(shí)序仿真，在最快的器件速率等級上仿真盡可能快的時(shí)序條件。
  • 關(guān)鍵字： QuartusII  編譯  FPGA  仿真  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之： 約束及配置工程

  • 設計好工程文件后，首先要進(jìn)行工程的約束。約束主要包括器件選擇、管腳分配及時(shí)序約束等。時(shí)序約束屬于較為高級的應用，通過(guò)時(shí)序約束可以使工程設計文件的綜合更加優(yōu)化。下面對這幾種約束方式進(jìn)行介紹。
  • 關(guān)鍵字： QuartusII  約束  FPGA  配置  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之： LogicLock邏輯鎖定工具使用技巧

  • 邏輯鎖定方法學(xué)（LogicLock Methodology）內容就是在設計時(shí)采用邏輯鎖定的基于模塊設計流程（LogicLock block-based design flow），來(lái)達到固定單模塊優(yōu)化的目的。這種設計方法學(xué)中第一次引入了高效團隊合作方法：它可以讓每個(gè)單模塊設計者獨立優(yōu)化他的設計，并把所用資源鎖定。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  邏輯鎖定工具  

使用FPGA 控制VGA 顯示

  • 顯示器因為其輸出信息量大，輸出形式多樣等特點(diǎn)已經(jīng)成為現在大多數設計的常用輸出設備。在 FPGA 的設計中可以使用很少的資源，就產(chǎn)生 VGA 各種控制信號。這個(gè)示例在 RHicSP2200B FPGA 開(kāi)發(fā)板/學(xué)習板上使用 VGA 接口在顯示器上顯示了文字以及簡(jiǎn)單的圖形，可以作為VGA 顯示設計的參考，如果在使用這個(gè)例子的過(guò)程
  • 關(guān)鍵字： VGA  接口  FPGA  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-SignalTap II功能演示

  • 本節旨在通過(guò)給定的工程實(shí)例——“正弦波發(fā)生器”來(lái)熟悉Altera Quartus II高級調試功能SignalTap II和Intent Memory Content Editor的使用方法。同時(shí)使用基于A(yíng)ltera FPGA的開(kāi)發(fā)板將該實(shí)例進(jìn)行下載驗證，完成工程設計的硬件實(shí)現。在本節中，將主要講解下面知識點(diǎn)。
  • 關(guān)鍵字： QuartusII  SignalTapII  FPGA  

如何有效防止FPGA設計被克??？

  • 據估計，目前盛行的假冒電子產(chǎn)品已經(jīng)占到整個(gè)市場(chǎng)份額的10%，這一數據得到了美國反灰色市場(chǎng)和反假冒聯(lián)盟(AGMA)的支持。AGMA是由惠普、思科和其它頂級電子OEM公司組成的一個(gè)行業(yè)組織。據該組織估計，制造商因盜版造成的損失超過(guò)1000億美元，而對最終用戶(hù)來(lái)說(shuō)，信譽(yù)損毀和可靠性問(wèn)題帶來(lái)的隱性成本則更難以確定。
  • 關(guān)鍵字： AGMA  可編程邏輯  FPGA  

FPGA設計開(kāi)發(fā)軟件Quartus II的使用技巧之： 典型實(shí)例-LogicLock功能演示

  • 本節旨在通過(guò)Quartus軟件自帶的工程實(shí)例——“l(fā)ockmult”來(lái)熟悉Altera Quartus II邏輯鎖定功能LogicLock的使用方法。在本節中，將主要講解下面知識點(diǎn)。
  • 關(guān)鍵字： QuartusII  LogicLock  FPGA  

基于Verilog HDL的SDX總線(xiàn)與Wishbone總線(xiàn)接口轉化的設計與實(shí)現

  • 針對機載信息采集系統可靠性、數據管理高效性以及硬件成本的需求，介紹了基于硬件描述語(yǔ)言Verilog HDL設計的SDX總線(xiàn)與Wishbo ne總線(xiàn)接口轉化的設計與實(shí)現，并通過(guò)Modelsim進(jìn)行功能仿真，在QuartusⅡ軟件平臺上綜合，最終在A(yíng)ltera公司的CyclONeⅢ系列FPGA上調試。實(shí)驗證明了設計的可行性。
  • 關(guān)鍵字： SDX總線(xiàn)  Wishbone總線(xiàn)  FPGA  

基于FPGA的DDR內存條的控制研究

  • 隨著(zhù)數據存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來(lái)越重要。內存條既能滿(mǎn)足大容量的存儲又能滿(mǎn)足讀寫(xiě)速度快的要求，這樣使得對內存條控制的應用越來(lái)越廣泛。首先介紹了內存條的工作原理，內存條電路設計的注意事項，以及如何使用FPGA實(shí)現對DDR內存條的控制，最后給出控制的仿真波形。
  • 關(guān)鍵字： DDR  內存條  FPGA  

FPGA系統設計的仿真驗證之： FPGA設計仿真驗證的原理和方法

  • 嚴格來(lái)講，FPGA設計驗證包括功能與時(shí)序仿真和電路驗證。仿真是指使用設計軟件包對已實(shí)現的設計進(jìn)行完整測試，模擬實(shí)際物理環(huán)境下的工作情況。
  • 關(guān)鍵字： 仿真驗證  ModelSim  FPGA  CompilerII  FoundationSeries  Quartus  

基于FPGA的LVDS模塊在DAC系統中的應用

  • 介紹了LVDS技術(shù)的原理，對LVDS接口在高速數據傳輸系統中的應用做了簡(jiǎn)要的分析，著(zhù)重介紹了基于FPGA的LVDS_TX模塊的應用，并通過(guò)其在DAC系統中的應用實(shí)驗進(jìn)一步說(shuō)明了LVDS接口的優(yōu)點(diǎn)。
  • 關(guān)鍵字： LVDS接口  高速數據傳輸  FPGA  

FPGA控制CLC5958型A/D轉換器高速PCI采集

  • 　隨著(zhù)信息技術(shù)的發(fā)展，基于微處理器的數字信號處理在測控、通訊、雷達等各個(gè)領(lǐng)域得到廣泛的應用。被處理的模擬信號也在向高頻、寬帶方面發(fā)展，但這需要高速、高分辨率的數字采集卡以將模擬信號數字化。美國國家半導體公司新推出的系列高速、高分辨率模/數轉換器（如CLC5958）就非常適用于需要高速、高分辨率的信號采集系統。
  • 關(guān)鍵字： CLC5958型  A/D轉換器  FPGA  PCI  
共6410條 77/428 |‹ « 75 76 77 78 79 80 81 82 83 84 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>