基于FPGA的數字音頻廣播系統信號調制系統的實(shí)現

引言

數字音頻廣播(Digital Audio Broadcasting，DAB)是廣播通信系統由模擬向數字化演進(jìn)的產(chǎn)物。在眾多的數字音頻系統方案中，Eureka 147 DAB系統是起源最早，也是技術(shù)發(fā)展最為完善的數字音頻系統。本文所設計的DAB基帶信號調制系統依據Eureka 147系統的技術(shù)要求。本文采用基于模型的系統沒(méi)計方法，首先對DAB基帶信號調制系統的各個(gè)模塊進(jìn)行算法層建模，之后利用Simulink平臺以及Xilinx公司提供的可編程硬件模型庫，將系統的算法層模型轉換為可編程硬件模型，最后利用Xilinx公司的System Generator軟件將經(jīng)過(guò)驗證的Simulink模型自動(dòng)轉換為FPGA可實(shí)現工程。

1 DAB信號調制系統簡(jiǎn)介

DAB系統基帶信號處理鏈可以分為三個(gè)主要模塊：第一個(gè)模塊為信源編碼系統，負責輸入音頻及數據源文件，并按照相關(guān)標準對不同的源文件進(jìn)行信源編碼，然后將編碼后的數據流復用轉換為特定的幀結構；第二個(gè)模塊對經(jīng)過(guò)信源編碼的幀數據進(jìn)行時(shí)域交織、信道編碼等處理，然后將處理得到的數據復用轉換為比特流；最后一個(gè)模塊為信號調制系統，這部分系統將對輸入的比特流進(jìn)行正交相移鍵控調制、頻域交織、差分調制、正交頻分復用等一系列處理，并最終輸出完整的DAB基帶信號。圖1給出了DAB信號調制系統框圖。


2 DAB信號調制系統算法建模

為了能夠最終在FPGA芯片中實(shí)現DAB基帶架構信號調制系統結，首先對整個(gè)系統進(jìn)行算法層建模，DAB信號調制系統結構框圖如圖2所示。DAB信號調制系統的算法層模型具有以下主要模塊：觸發(fā)序列檢測子系統、系統時(shí)鐘發(fā)生子系統、編碼QPSK映射系統、頻率交織子系統、差分調制子系統、OFDM子系統等。需要說(shuō)明的是，幾乎每一個(gè)子系統(例如頻率交織系統)都有自己的時(shí)鐘域，并且系統時(shí)鐘發(fā)生所提供的輸出遠比一個(gè)單一時(shí)鐘信號復雜。


2．1 觸發(fā)序列檢測及系統時(shí)鐘子系統

存DAB信號調制系統中，需要沒(méi)計一個(gè)相應的序列檢測系統來(lái)識別所接收到的數據流，當數據流中不包含觸發(fā)序列時(shí)，DAB信號調制系統處于休眠狀態(tài)，系統輸出為零；當檢測到觸發(fā)序列時(shí)，序列檢測系統將發(fā)出使能信號，使DAB信號調制系統對觸發(fā)序列之后的數據流進(jìn)行處理。

狀態(tài)機是實(shí)現這個(gè)觸發(fā)序列識別子系統的一個(gè)直觀(guān)有效的方法。由于所要設計的DAB信號調制系統是一個(gè)復雜的實(shí)時(shí)信號處理系統，因此需要為系統建立全局時(shí)鐘來(lái)規范處理時(shí)序。還需注意，系統的各個(gè)子系統之間的處理時(shí)序必須協(xié)調一致，否則輸出端的DAB基帶信號其物理層或邏輯層的幀結構會(huì )遭到破壞，全局時(shí)鐘為各個(gè)子系統的協(xié)調工作提供了一個(gè)整體時(shí)序框架。同時(shí)，那些需要進(jìn)行復雜處理的子系統(例如頻率交織子系統、差分調制子系統等)可以以全局時(shí)鐘為架構，建立自己的時(shí)鐘域以及處理控制信號。全局時(shí)鐘系統的建立主要依靠計數器及邏輯比較模塊的組合使用。

2．2 編碼QPSK映射子系統

假設DAB信號調制系統所接收到的比特碼流中已經(jīng)包含了塊劃分結構的信息，QPSK符號映射子系統將從接收到的編碼數據流中將包含塊劃分的碼元對還原，并對碼流進(jìn)行QPSK調制，即將還原的碼元對映射為QPSK符號。這個(gè)子系統的算法較為直觀(guān)，在還原碼元對的處理中，涉及到的串并轉換利用解時(shí)分復用算法實(shí)現，而QPSK符號的映射通過(guò)查找表實(shí)現。

2．3 頻率交織子系統

頻率交織算法將改變QPSK符號與載波之間的對應順序。實(shí)時(shí)處理要求大大增加了頻率交織子系統的算法模型復雜度。為了實(shí)現對輸入QPSK符號流的實(shí)時(shí)頻率交織處理，本文設計了雙緩沖空間算法模型，如圖3所示。

雙緩沖空間算法模型核心思想是提供兩個(gè)并行的緩沖空間。在同一OFDM符號周期(384個(gè)QPSK符號周期)，一個(gè)緩沖空間接收QPSK碼流，而另一個(gè)緩沖空間處于讀入鎖定狀態(tài)，并進(jìn)行靜態(tài)頻率交織處理。此時(shí)系統的輸入端連接至前一個(gè)緩沖空間，而系統的輸出則由第二個(gè)緩沖空間提供。在一個(gè)OFDM符號周期結束后，兩個(gè)緩沖空間的工作狀態(tài)對調，之前接收QPSK碼流的緩沖空間處于讀入鎖定狀態(tài)，進(jìn)行靜態(tài)頻率交織處理并提供系統輸出；而之前進(jìn)行頻率交織的緩沖空間則處于讀入狀態(tài)，并從系統的輸入端接收串行的QPSK碼流。

2．4 差分調制子系統

經(jīng)過(guò)頻率交織子系統的處理，經(jīng)過(guò)QPSK涮制的符號流，其在一個(gè)OFDM符號周期內的載波對應關(guān)系發(fā)生了改變，從而使頻域的信息流得到了一定程度的無(wú)序化，提高了信號抗衰落的能力。但是，由于調制方式為QPSK，信息被調制在載波的絕對相位上，這就要求接收端的參考基準相位具有很高的穩定性，否則可能會(huì )發(fā)生由于參考基準相位的不穩定而導致碼信息的誤譯情況。為了進(jìn)一步增強系統的可靠性，DAB基帶信號處理過(guò)程中引入了差分調制，將QPSK符號流轉換為DQPSK符號流，從而將信息調制在載波的相對相位信息上，提高了系統的穩定性。

在差分調制系統算法模型中，需要一個(gè)本地存儲區存儲頻率參考符號，每一幀信號的差分調制處理流程如下。存幀頭空符號輸入的時(shí)候，系統不做任何處理，直接輸出空信號。在頻率參考符號周期內，系統的輸入端依舊是空信號，但是本地存儲區將會(huì )在系統的輸出端提供頻率參考符號，同時(shí)將頻率參考符號引入反饋緩沖區。當第一個(gè)FIC符號輸入的時(shí)候，反饋緩沖區的頻率參考符號會(huì )與之同步，對應的QPSK符號做模8相加，相應的子載波進(jìn)行了差分調制，同時(shí)輸出端經(jīng)過(guò)模8相加的編碼DQPSK符號被引入反饋緩沖區。當第二個(gè)FIC符號輸入的時(shí)候，以反饋緩沖區中經(jīng)過(guò)差分調制的前一個(gè)OFDM符號為基準進(jìn)行模8相加，當一幀信號的所有OFDM符號都經(jīng)過(guò)處理后，反饋緩沖區將被清零，為相位參考符號的冉次裝載做準備。圖4描述了差分調制系統的算法模型。

經(jīng)過(guò)差分調制得到的DQPSK符號流將通過(guò)零值插入子系統、OFDM子系統和數據成形子系統的處理。零值插入子系統的算法模型與雙緩沖區算法模型類(lèi)似，OFDM子系統的核心算法為快速傅里葉逆變換，數據成形子系統將會(huì )淵整經(jīng)過(guò)處理得到的OFDM符號的數據格式并向輸出端提供最終的DAB基帶信號數據流。

3 DAB信號調制系統的Simulink模型

利用Xilinx公司提供的可編譯硬件模型庫，在Simulink平臺中建立硬件層DAB系統模型來(lái)實(shí)現算法層模型的功能。本節僅簡(jiǎn)要介紹部分子系統的頂層Simulink模型。圖5為頻率交織子系統Simulink頂層模型。

整個(gè)頻率交織子系統Simulink模型可以劃分為兩個(gè)主體：一個(gè)是時(shí)鐘控制部分，一個(gè)是緩沖空間部分。在Simulink平臺中，使用地址可控移位寄存器(AddressableShift Register，ASR)作為緩沖空間，ASR具有三個(gè)輸入端口，一個(gè)數據輸入端，兩個(gè)控制端，可以通過(guò)兩個(gè)控制端來(lái)實(shí)現對緩沖區的控制。具體的說(shuō)，當使能信號有效時(shí)，ASR將輸入端數據讀入，同時(shí)根據地址端口的控制信號輸出指定地址區的內容；當使能信號無(wú)效時(shí)，ASR將不會(huì )讀入任何數據，但會(huì )在輸出端輸出指定地址區的內容。使用兩個(gè)深度為384的ASR來(lái)構成頻率交織系統的雙緩沖區，根據圖3所示，要想獲得要求的交織輸出，需要在雙緩沖區的兩個(gè)輸出端之問(wèn)恰當的切換。因此，使用復用模塊(Mux)來(lái)整合兩個(gè)緩沖區的輸出，從而得到頻率交織子系統的輸出。

圖6為差分調制系統的Simulink頂層模型，整個(gè)模型具有三個(gè)輸入端口，在圖中做出標記的為數據輸入端口，經(jīng)過(guò)頻率交織子系統處理的QPSK碼流通過(guò)這個(gè)端口輸入差分調制子系統。其余兩個(gè)端口輸入的為系統時(shí)鐘信息。其中，一個(gè)為系統時(shí)鐘框架中的幀同步時(shí)鐘，另一個(gè)為系統時(shí)鐘框架中的粗同步信號指示時(shí)鐘?；谶@兩個(gè)系統時(shí)鐘信號，相關(guān)的計算單元計算產(chǎn)生差分調制系統的本地時(shí)鐘，并進(jìn)一步得到相關(guān)模塊的控制時(shí)序。

本地存儲單元為一個(gè)深度為384存儲單元的單端口只讀存儲器，本地存儲單元中存放著(zhù)事先計算得到的編碼相位參考符號，在控制時(shí)序的控制下，差分調制系統在每幀信號的幀頭適時(shí)地從本地存儲單元中讀出相位參考符號，并將其放入反饋緩沖區中，為幀結構整合以及差分調制做準備。反饋緩沖區為一個(gè)移位寄存器，它將為輸入的幀符號流提供差分調制的基準符號差分調制將由編碼QPSK符號流的模8相加計算實(shí)現，為了增強系統的穩定性，使用加法模塊與一個(gè)查找表實(shí)現模8相加計算。從圖6中可以清楚地看到，經(jīng)過(guò)差分調制的碼流通過(guò)反饋回路引入復用模塊，在嚴格的時(shí)序控制下參與后續碼流的差分調制。

4 DAB信號調制系統的實(shí)際測試

利用Xilinx公司的System Generator軟件將在Simulink平臺中經(jīng)過(guò)仿真驗證的DAB信號調制系統硬件模型自動(dòng)轉換為可實(shí)現在FPGA芯片中的硬件工程。所選用的FPGA芯片為Xilinx公司的Virtex 6系列，型號為xc6vlx240t-1fff1156。

為了測試FPGA芯片內部所實(shí)現的DAB信號調制系統，從電腦端通過(guò)PCIe向FPGA芯片傳送一個(gè)任意數據文件，作為激勵整數源，這個(gè)數據文件的起始部分包含了十六進(jìn)制數據串“DEAD BEEF”，用來(lái)開(kāi)啟FPGA芯片中的DAB信號調制系統。經(jīng)過(guò)信號調制系統實(shí)時(shí)處理后的信號數據被傳回電腦端，并記錄在一個(gè)名為dabout．data的數據文件中，利用MATLAB軟件打開(kāi)并分析這個(gè)數據文件，驗證其所記錄的信號是否具有要求的時(shí)域幀結構及OFDM信號的頻譜特性。測試平臺的搭建如圖7所示。

通過(guò)對dabout．data文件的分析，DAB信號調制系統所實(shí)時(shí)處理輸出的信號具備完整的幀結構，并且其頻譜特性良好，圖8、圖9為分析得到的時(shí)域及頻域結果。


結語(yǔ)

本文利用基于模型沒(méi)汁的思想，通過(guò)算法層和硬件層建模，利用Simulink平臺和Xilinx公司提供的可編譯硬件模型庫，設計并在FPGA芯片中實(shí)現了Eureka 147數字音頻廣播基帶信號處理鏈中的信號調制系統。實(shí)際測試表明，所沒(méi)汁的系統能夠實(shí)時(shí)處理輸入數據流，并且所提供的輸出信號滿(mǎn)足DAB基帶信號的時(shí)域幀結構和頻域譜特征的要求。