<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> fpga

并行CRC算法在FPGA上的實(shí)現

  • 循環(huán)冗余碼校驗CRC(Cyclic Redundancy Check)廣泛用于通訊領(lǐng)域和數據存儲的數據檢錯?;贔PGA在通訊領(lǐng)域和數據存儲的應用越來(lái)越廣泛,CRC的編碼解碼模塊已經(jīng)是FPGA上的常用模塊了。采用超前位計算實(shí)現CRC在FPGA上的并行運算,通過(guò)實(shí)際應用證明該算法能有效實(shí)現硬件的速度與資源合理平衡。
  • 關(guān)鍵字: 數據檢錯  CRC  FPGA  

數字電視CAS中DES加密模塊的FPGA實(shí)現

  • 一種基于FPGA的數據加密標準算法的實(shí)現。就資源優(yōu)先和性能優(yōu)先分別使用循環(huán)法和流水線(xiàn)法對DES加密算法進(jìn)行了設計,并對其進(jìn)行了比較。通過(guò)采用子密鑰簡(jiǎn)單產(chǎn)生和ROM優(yōu)化S盒的方法,對流水線(xiàn)法進(jìn)行改進(jìn),達到了資源占用率低、加密速度快的效果。
  • 關(guān)鍵字: 數據加密標準算法  DES  FPGA  流水線(xiàn)  

基于FPGA的虛擬邏輯分析儀的設計

  • 提出了一種基于FPGA的虛擬邏輯分析儀的設計。該系統對采集到的模擬或數字信號進(jìn)行存儲、處理和邏輯分析。通過(guò)FPGA控制數據單次或連續采集、緩沖,通過(guò)PCI總線(xiàn)將緩沖區數據轉移到硬盤(pán)管理卡,由硬盤(pán)管理卡將數據存入海量硬盤(pán)。
  • 關(guān)鍵字: 虛擬邏輯分析儀  PCI總線(xiàn)  FPGA  

基于FPGA的ISA總線(xiàn)/MMи總線(xiàn)接口轉換設計

  • 某型導彈測試設備控制總線(xiàn)為通用的ISA總線(xiàn),而通信接口總線(xiàn)為非標準的MMи總線(xiàn)。在此以FPGA為核心設計了一種ISA總線(xiàn)/MMи總線(xiàn)轉換電路,該電路可以完成2種制式的數據和控制指令轉換。給出了轉換電路原理框圖、FPGA配置電路和地址比較電路原理圖。實(shí)驗結果表明該電路具有轉換數據準確,工作可靠等優(yōu)點(diǎn)。實(shí)際應用表明,該電路完全能達到測試設備的要求。
  • 關(guān)鍵字: MMи總線(xiàn)  測試設備  FPGA  

基于FPGA的測量數據存儲交換技術(shù)

  • 以AT45DB041B為例,將FPGA和大容量串行flash存儲芯片的優(yōu)點(diǎn)有效地結合起來(lái),實(shí)現了FPGA對串行存儲芯片的高效讀寫(xiě)操作,完成了對大量測量數據的存儲處理和與上位機的交換,并在某電力局項目工頻場(chǎng)強環(huán)境監測儀中成功應用。
  • 關(guān)鍵字: Flash  串行存儲  FPGA  

基于A(yíng)RM和FPGA的服務(wù)機器人運動(dòng)控制系統研究

  • 介紹了一種基于A(yíng)RM和FPGA的嵌入式控制系統,該系統既能獨立運行又能在計算機輔助下運行,是一種兼具柔性和開(kāi)放性的系統。利用ARM的強大的數據流轉換功能和FPGA的快速配置能力,實(shí)現硬件可重構。給出了系統的總體結構、ARM和FPGA之間的通信設計,重點(diǎn)給出了基于NiosII的嵌入式可重構底層控制設計,PWM功能模塊在FPGA上的實(shí)現。設計的系統集成度高、靈活。實(shí)驗表明系統具有高可靠性,能滿(mǎn)足服務(wù)機器人外圍器件多樣性控制的要求。ARM和FPGA不僅可以并行運行處理數據,其之間又可以互相通信,實(shí)現了系統的擴展
  • 關(guān)鍵字: 硬件可重構  NiosII  FPGA  

基于FPGA的精密離心機光柵信號細分系統

  • 介紹一種基于FPGA的精密離心機光柵信號細分系統。說(shuō)明了光柵信號的產(chǎn)生過(guò)程和基本處理方法,提出了一種綜合EDA技術(shù)與光柵莫爾條紋電子學(xué)細分技術(shù)的設計方案。通過(guò)VerilogHDL實(shí)現該系統的主要設計,并利用ISE軟件進(jìn)行了仿真試驗。試驗表明,該系統具有捕捉速度快、跟蹤精度高、相位誤差小、成本低廉等特點(diǎn)。
  • 關(guān)鍵字: ISE  信號細分系統  光柵信號  FPGA  

基于FPGA/SOPC的預測控制器設計與實(shí)現

  • 針對模型預測控制在微型設備及嵌入式系統應用中的實(shí)時(shí)性問(wèn)題,從硬件實(shí)現控制算法的角度研究了基于FPGA(field programmable gate array)的預測控制器的設計和實(shí)現。采用基于Nios II嵌入式軟核處理器的FPGA/SOPC(system on pro-grammable chip,可編程片上系統)方案,在FPGA芯片上構建SOPC系統,設計SOPC的硬件及軟件系統,實(shí)現了基于FPGA的預測控制器;建立了基于FPGA和dSPACE系統的實(shí)時(shí)仿真平臺,并進(jìn)行了控制器實(shí)時(shí)仿真實(shí)驗。實(shí)時(shí)
  • 關(guān)鍵字: 模型預測控制  SOPC  FPGA  

基于信元的FIFO設計在FPGA上的實(shí)現

  • 設計工程師通常在FPGA上實(shí)現FIFO(先進(jìn)先出寄存器)的時(shí)候,都會(huì )使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設計方法以供設計者在適當的時(shí)候選用。這種方法也適合于不定長(cháng)包的處理。
  • 關(guān)鍵字: FIFO  信元  FPGA  

利用XCS40實(shí)現小型聲納的片上系統集成

  • 介紹大規模、高速度的FPGA在小型漁用聲納系統設計中的應用。在該系統設計中,采用了Xilinx公司的FPGA芯片XCS40作為主要器件,基本上將整個(gè)系統的功能集成在了一片芯片上。實(shí)踐證明,即降低了成本,又縮短了設計和調試的時(shí)間。
  • 關(guān)鍵字: 漁用聲納系統  片上系統  FPGA  

基于FPGA的數字視頻接口轉換設備

  • 本文從實(shí)際應用的角度出發(fā),采用FPGA作為主控芯片,設計了一款數字視頻接口轉換設備,該設備針對于MT9M111這款數字圖像傳感器產(chǎn)生的ITU-R BT.656格式數據進(jìn)行采集、色彩空間變換、分辨率轉換等操作,完成了從ITU-R BT.656格式數據到DVI格式數據的轉換,使得MT9M111數字圖像傳感器的BT656數據格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示,并且還具有圖像靜止功能,在系統空閑時(shí)的待機狀態(tài)實(shí)現了整機的低功耗,適用于
  • 關(guān)鍵字: 圖像分辨率  視頻接口轉換  FPGA  

滿(mǎn)足28nm迫切的低功耗需求

  • Altera低功耗28-nm器件的優(yōu)點(diǎn)包括,降低產(chǎn)品成本,降低或者放寬功耗預算,較低的散熱要求,能夠滿(mǎn)足更多的市場(chǎng)需求,在同樣的散熱和功耗預算內進(jìn)一步提高性能等。采用最全面的方法降低28-nm產(chǎn)品的功耗,Altera幫助設計人員滿(mǎn)足了迫切的低功耗需求。
  • 關(guān)鍵字: Altera  28nm  FPGA  

基于FPGA的音樂(lè )流水燈控制系統

  • 通過(guò) FPGA實(shí)現音樂(lè )流水燈的控制, 實(shí)質(zhì)上就是將不同音階與特定頻率的方波信號對應起來(lái), 以方波信號驅動(dòng)蜂鳴器發(fā)出音樂(lè ), 再根據不同音階來(lái)控制流水燈的閃爍。與借助微處理器實(shí)現樂(lè )曲演奏相比, 以純硬件方式完成樂(lè )曲演奏電路更直觀(guān)。EDA工具和硬件描述語(yǔ)言發(fā)揮了強大功能,提供了設計可能性。
  • 關(guān)鍵字: ALU  音樂(lè )流水燈  FPGA  

基于改進(jìn)的布斯算法的嵌入FPGA的乘法器設計

  • 設計了一款嵌入FPGA的乘法器,該乘法器能夠滿(mǎn)足兩個(gè)18 b有符號或17 b無(wú)符號數的乘法運算。該設計基于改進(jìn)的布斯算法,提出了一種新的布斯譯碼和部分積結構,并對9-2壓縮樹(shù)和超前進(jìn)位加法器進(jìn)行了優(yōu)化。該乘法器采用TSMC 0.18μn CMOS工藝,其關(guān)鍵路徑延遲為3.46 ns。
  • 關(guān)鍵字: 布斯算法  18×18乘法器  FPGA  

基于軟件無(wú)線(xiàn)電的數字偵聽(tīng)接收機研究

  • 為實(shí)現頻譜監測、通信偵察等任務(wù),提出了一種基于軟件無(wú)線(xiàn)電的數字偵察接收機的軟、硬件體系結構。該接收機基于高速數字信號處理器、大規?,F場(chǎng)可編程門(mén)陣列、高速AD芯片、高精度大動(dòng)態(tài)范圍AGC電路,實(shí)現了信號的寬頻段、寬帶接收;采用盲信號處理技術(shù),實(shí)現了對未知信號的參數辨識、分類(lèi)、盲解調。
  • 關(guān)鍵字: 頻譜監測  軟件無(wú)線(xiàn)電  FPGA  
共6410條 69/428 |‹ « 67 68 69 70 71 72 73 74 75 76 » ›|

fpga介紹

FPGA是英文Field-Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)新概念,內部包括可 [ 查看詳細 ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>