基于DSP和FPGA的ARINC429機載總線(xiàn)接口板的硬件設計

基于DSP和FPGA的ARINC429機載總線(xiàn)接口板的硬件設計
西安交通大學(xué)電子與信息工程學(xué)院(710049) 種稚萌 王 亮 韓崇昭 李 峰
 
　　摘　要：介紹了民用飛機機載數據總線(xiàn)ARINC429的硬件接口板,該接口板采用DSP和FPGA實(shí)現四路ARINC429信號收發(fā)通道,使整個(gè)系統的處理速度大大提高。
　　關(guān)鍵詞：ARINC429總線(xiàn) DSP FPGA

　　機載數據總線(xiàn) ARINC429在當代的運輸機和相當數量的民航客機 (如A310、A300、A600、B757、B767)中有著(zhù)廣泛的應用。目前國內對ARINC429總線(xiàn)接口板的設計一般都是基于HARRIS公司的HS3282芯片完成的,它的缺點(diǎn)是路數有限、非常不靈活。因此對ARINC429總線(xiàn)接口板的研制,實(shí)現多通道ARINC429總線(xiàn)數據的接收和發(fā)送,成為目前對飛機機載總線(xiàn)接口研究的重點(diǎn),具有非常重要的現實(shí)意義和應用前景。
1 ARINC429總線(xiàn)簡(jiǎn)介
　　在現代民用飛機上,系統與系統之間、系統與部件之間需要傳輸大量信息。ARINC規范就是為了在航空電子設備之間傳輸數字數據信息而制定的一個(gè)航空運輸的工業(yè)標準。
　　ARINC429(以下簡(jiǎn)稱(chēng)429)總線(xiàn)采用雙絞屏蔽線(xiàn)傳輸信息,通過(guò)一對雙絞線(xiàn)反相傳輸,具有很強的抗干擾能力。而調制方式則采用雙極歸零制的三態(tài)碼方式,即信息由“高”、“零”和“低”狀態(tài)組成的三電平狀態(tài)調制。429電纜上的信號及經(jīng)電平轉換后的信號如圖1所示。429總線(xiàn)每一個(gè)字為32位,它的字同步是以傳輸周期至少4位的時(shí)間間隔也就是4位碼字為基準的。

圖1 429信號及電平轉換后的波形

2 系統總體方案
　　429總線(xiàn)接口板的主要功能是在429信號及相關(guān)外設之間起到橋梁作用,它既能接收雙極歸零制的429信號并將其轉換為數字信號送入計算機或其它設備,又可將計算機或其它設備發(fā)出的數字信號轉換為429信號輸出。本文介紹的總線(xiàn)接口板采用FPGA和DSP實(shí)現四路429信號接收通道和四路429信號發(fā)送通道,且每路通道之間相互獨立。在這個(gè)接口板中,每?jì)蓚€(gè)數據字之間的時(shí)間間隔可調,每一個(gè)收發(fā)通道能單獨定義字間隔長(cháng)度,每個(gè)通道校驗方式可單獨定義為奇校驗或偶校驗,數據發(fā)送可以選擇單幀發(fā)送或自動(dòng)重復發(fā)送(重復發(fā)送某一幀)。
　　整個(gè)接口板由調制電路、解調電路、FPGA、DSP和雙口RAM組成,如圖2所示。

圖2 接口板硬件結構圖

3 硬件電路設計
3.1 調制解調電路設計
　　429信號進(jìn)入接口板后,首先要把429信號轉換為數字電路可以識別的TTL電平。這里采用HOLT公司的HI-8482實(shí)現信號的解調,將標準的429總線(xiàn)信號轉換成5V TTL數字信號。為了降低干擾,在429總線(xiàn)信號的四個(gè)輸入管腳分別接入39pF的高精度軍品電容;采用HOLT公司的HI-8585芯片實(shí)現信號的調制,將TTL數字電平轉換為標準的429信號。
3.2 FPGA內部邏輯設計
　　按照429信號的編碼格式、特點(diǎn)、傳輸規則以及協(xié)議要求,選用一片ALTERA公司的ACEX1K型的FPGA發(fā)送和接收四路數據。每一路分為接收部分和發(fā)送部分。
　　接收部分的主要作用是通過(guò)串/并轉換將串行數據轉換為32位并行數據,并對收到的數據自動(dòng)實(shí)行差錯控制。對于字間隔、位間隔出錯等錯誤能進(jìn)行自動(dòng)檢測,若無(wú)錯誤,則將數據分兩次送至DSP的16位數據總線(xiàn)上,以供讀取。接收模塊結構框圖如圖3所示。

圖3 接收模塊結構框圖

　　發(fā)送部分的主要功能是將DSP送入的數據暫存在FPGA內部的FIFO中,等待發(fā)送命令。一旦接到發(fā)送控制指令,FIFO輸出數據并通過(guò)并/串轉換將并行數據轉換為串行數據,同時(shí)加入預先設定的間隔。用戶(hù)可通過(guò)寫(xiě)控制寄存器選擇發(fā)送模式(即單幀發(fā)送或自動(dòng)重復發(fā)送)、發(fā)送通道延遲設定、發(fā)送通道字間隔設定,還可通過(guò)讀取狀態(tài)位檢查它的工作狀態(tài)(發(fā)送緩沖器空、發(fā)送緩沖器滿(mǎn)和是否正在發(fā)送)。發(fā)送模塊結構框圖如圖4所示。

圖4 發(fā)送模塊結構框圖

　　以上介紹的只是一路發(fā)送通道和接收通道,由于本系統共有四路獨立的發(fā)送通道和四路獨立的接收通道,故在FPGA中需設置四個(gè)接收模塊和四個(gè)發(fā)送模塊,通過(guò)DSP的地址線(xiàn)來(lái)選取其中的一路發(fā)送通道或接收通道。
　　FPGA內部結構是基于SRAM的,因此需要一片配置芯片固化內部邏輯。為了便于調試,采用JTAG模式和被動(dòng)串行模式(PS)兩種配置模式,調試時(shí)使用JTAG模式直接將邏輯寫(xiě)入FPGA內部,調試好后再用PS模式將程序寫(xiě)入配置芯片。通過(guò)對FPGA和配置芯片上的引腳進(jìn)行跳線(xiàn),可選擇不同的配置方式。跳線(xiàn)電路如圖5所示。

圖5 FPGA配置跳線(xiàn)設置

　　FPGA作為DSP的一個(gè)I/O外設,必然要對它的寄存器地址統一編址。在此將FPGA編址在DSP的I/O空間。由于FPGA的接收通道和發(fā)送通道是共用DSP的16位數據線(xiàn)的,故接收通道和發(fā)送通道的數據寄存器可以占用一個(gè)地址。表1是FPGA各通道寄存器分配的地址。

表1 FPGA內部各通道寄存器地址
地址 00H 01H 02H   04H 05H 06H   08H 09H 0AH   0CH 0DH 0EH
1
通道 低字
寄存器 控制
寄存器 高字
寄存器 2
通道 低字
寄存器 控制
寄存器 高字
寄存器 3
通道 低字
寄存器 控制
寄存器 高字
寄存器 4
通道 低字
寄存器 控制
寄存器 高字
寄存器

3.3 DSP與FPGA及外部設備的通信
　　在整個(gè)系統的設計中,DSP主要用于控制FPGA工作、數據中轉、與外設主機通信。DSP是整個(gè)系統的中樞,控制各個(gè)部分協(xié)調工作。利用DSP向FPGA寫(xiě)控制字,其中包含幀間隔長(cháng)度大小等信息,可對FPGA進(jìn)行控制;另外,根據FPGA的反饋狀態(tài),可做出相應的控制調整?？紤]到用于控制FPGA的I/O口比較多,選用的DSP是TI公司的TMSLF2407A。TMSLF2407A的復用外圍I/O口多達39個(gè)[2],圖6是DSP與FPGA之間的具體連接。

圖6 DSP與FPGA的連接示意圖

　　DSP提供I/O操作信號/IS、讀寫(xiě)選定信號R/W、讀使能信號/RD、寫(xiě)使能信號/WE以及地址線(xiàn)低四位A0、A1、A2、A3。通過(guò)這些控制邏輯信號可區分四路通道及每路通道的高低字。
　　DSP和FPGA提供的其它輔助的控制和狀態(tài)信號還包括:四路發(fā)送使能信號/ENTX[0..3],低電平有效;四路發(fā)送停止信號/TXT[0..3],低電平有效;四路接收通道清零信號/CHACLRN[0..3],低電平有效;接收數據到達信號/RER[0..3],用于告知DSP準備接收某一路通道已經(jīng)到達的數據;發(fā)送數據準備好信號/TXR[0..3]信號,用于告知各個(gè)發(fā)送通道中是否還有未發(fā)出的數據暫存在FIFO里,低電平表示沒(méi)有數據;發(fā)送通道FIFO滿(mǎn)信號FUL[0..3],高電平有效;GLOBCLRN信號,用于FPGA初始化時(shí)對其內部進(jìn)行全局清零;TESTREQ信號,用于對整個(gè)系統的自檢。
　　整個(gè)電路板是通過(guò)雙口RAM與外設主機進(jìn)行通信的,雙口RAM負責暫存外設要發(fā)送的數據和暫存FPGA處理過(guò)的數據?？砂阉笾路譃?個(gè)區,每一個(gè)區負責存放四路接收通道和四路發(fā)送通道中的一路數據及控制字。利用雙口RAM左右兩中斷的信箱可指揮接口板進(jìn)行相應的操作。
4 軟件設計
　　軟件的設計主要是DSP編程,DSP程序的主要任務(wù)就是初始化、管理DSP外圍電路、控制FPGA的收發(fā)數據以及與外設交互。DSP的主程序流程圖如圖7所示。
　　整個(gè)接口電路板調試通過(guò)后,經(jīng)過(guò)測試可以同時(shí)接收和發(fā)送四路ARINC429信號。這就解決了以往接口電路板通道數太少的瓶頸。利用FPGA密度高、結構靈活、設計時(shí)間短和可編程的優(yōu)點(diǎn),實(shí)現了對某路ARINC429信號的獨立處理,再加上TI公司2000系列DSP豐富的I/O接口和較普通單片機更快的速度,實(shí)現了對FPGA的控制管理及與外設的通信。因此本系統對當今民用飛機機載數據通信總線(xiàn)互聯(lián)提供了一種新型、先進(jìn)的方法,具有相當普遍的實(shí)用意義。

圖7 DSP主程序流程圖

參考文獻
1 褚振勇,翁木云. FPGA設計與應用.西安:西安電子科技大學(xué)出版社,2000
2 TMSLF2407A Fix-Point Digital Signal Processor(SPRS1451).Texas Instrument, 2000
3 劉和平.TMSLF240x DSP c語(yǔ)言開(kāi)發(fā)應用.北京:北京航空航天大學(xué)出版社,2002 
a