<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> dsp+fpga

基于FPGA的同步測周期高精度數字頻率計的設計

  • 摘    要:本文介紹了一種同步測周期計數器的設計,并基于該計數器設計了一個(gè)高精度的數字頻率計。文中給出了計數器的VHDL編碼,并對頻率計的FPGA實(shí)現進(jìn)行了仿真驗證,給出了測試結果。關(guān)鍵詞:頻率計;VHDL;FPGA;周期測量 在現代數字電路設計中,采用FPGA結合硬件描述語(yǔ)言VHDL可以設計出各種復雜的時(shí)序和邏輯電路,具有設計靈活、可編程、高性能等優(yōu)點(diǎn)。本文將介紹一種基于FPGA,采用同步測周期的方法來(lái)實(shí)現寬頻段高精度數字頻率計的設計。 圖1 同步測周期計數器
  • 關(guān)鍵字: FPGA  VHDL  頻率計  周期測量  

自上而下直到物理實(shí)現的DSP設計流程

  • 引言世界正處于高科技下一波快速增長(cháng)的開(kāi)端, DSP已經(jīng)成為業(yè)界公認的、將按指數增長(cháng)的技術(shù)焦點(diǎn)。目前,大多數DSP設計已經(jīng)能在半導體生產(chǎn)商(如T1、ADI、Freescale等)提供的通用DSP芯片上實(shí)現。通用處理器的價(jià)格相對比較便宜,并且有高質(zhì)量和廉價(jià)的編程工具、方便快速實(shí)現DSP算法的支持,但開(kāi)發(fā)人員更希望在原型創(chuàng )建和調試過(guò)程中能進(jìn)行重新編程。圖1  通用DSP處理器的性能與通信領(lǐng)域需要的DSP處理性能的比較速度的需要現在,對電子系統的性能要求已經(jīng)超過(guò)了通用DSP處理器的能力。圖1顯示了由寬帶
  • 關(guān)鍵字: DSP  

LMB-018A顯示模塊的原理及與DSP的接口

  • LMB-018A是深圳拓微電子有限公司推出的內含控制器和驅動(dòng)器的點(diǎn)陣式液晶顯示模塊。文中介紹了該模塊的原理及功能,給出了其與DSP接口的硬件電路和軟件設計方法。
  • 關(guān)鍵字: DSP  接口  原理  模塊  顯示  LMB-018A  

軟體當家的硬體設計走向

  • 在過(guò)去,想獲得更隹的嵌入式產(chǎn)品功能,設計者想到的不二法門(mén)往往是采用更新一代的晶片制程技術(shù),要不然,這樣的硬體設計取向至少能提供更小的尺寸,或更低的成本,而維持一定的功能水準
  • 關(guān)鍵字: 嵌入式  FPGA  DSP  

Cyclone II FPGA滿(mǎn)足低成本大批量應用需求

  • 2004年8月A版   Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,邏輯容量大了三倍多,可滿(mǎn)足低成本大批量應用需求。 市場(chǎng)驅動(dòng)力   隨著(zhù)低復雜度FPGA器件成本的不斷下降,具有靈活性和及時(shí)面市優(yōu)勢的FPGA與 ASIC相比更有競爭性,在數字消費市場(chǎng)上的應用也急劇增加。第一代Cyclone系列迄今發(fā)售了3百多萬(wàn)片,在全球擁有3,000多位客戶(hù),對大批量低成本數字消費市場(chǎng)有著(zhù)巨大的影響,該市場(chǎng)消納了三分之一的器件
  • 關(guān)鍵字: FPGA  嵌入式  

利用DSP控制直流無(wú)刷電機

  • 介紹了一種利用雙口RAM實(shí)現DSP與單片機高速數據通信的方法,給出了它們之間的接口電路以及軟件實(shí)現方案。
  • 關(guān)鍵字: 電機  直流  控制  DSP  利用  

基于DSP和電壓反饋的機器人多軸運動(dòng)控制器設計

  • 摘    要:本文對一種適合于機器人控制的多軸控制器的總體結構和相關(guān)知識進(jìn)行了介紹,并給出了控制器的詳細設計方案和工作流程。該控制器選用DSP為主處理器,采用電壓反饋的形式,可應用于其它類(lèi)似的控制機構中。關(guān)鍵詞:DSP;機器人;控制器;CAN總線(xiàn)引言對于機器人控制技術(shù),實(shí)時(shí)性和穩定性是研究的重點(diǎn)?,F階段,機器人控制的主要方法是在離線(xiàn)狀態(tài)下對步態(tài)進(jìn)行規劃,并在主控機上對機器人的運動(dòng)進(jìn)行實(shí)時(shí)的補償,這種處理方法對處理器的運算速度和處理能力提出了很高的要求。傳統的機器人控制器大多以
  • 關(guān)鍵字: CAN總線(xiàn)  DSP  機器人  控制器  

基于FPGA的HDLC轉E1傳輸控制器的實(shí)現

  • 摘    要:本文介紹了一種用FPGA實(shí)現的HDLC轉E1的協(xié)議控制器,能實(shí)現將速率為N
  • 關(guān)鍵字: E1  FPGA  HDLC  幀結構  

嵌入式系統中FPGA的被動(dòng)串行配置方式

  • 嵌入式系統中FPGA的被動(dòng)串行配置方式,介紹一種在嵌放式系統中使用微處理器被動(dòng)串行配置方式實(shí)現對FPGA配置的方案,將系統程序及配置文件存在系統Flash中,利用微處理器的I/O口產(chǎn)生配置時(shí)序,省去配置器件;討論FPGA的各種配置方式及各種配置文件的使用。
  • 關(guān)鍵字: 配置  方式  串行  被動(dòng)  系統  FPGA  嵌入式  

數字頻率合成器的FPGA實(shí)現

  • 介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn),給出了用ACEX 1K系列器件EP1K10TC144-1實(shí)現數字頻率合成器的工作原理、設計思路、電路結構和仿真結果。
  • 關(guān)鍵字: FPGA  數字頻率合成器    

基于MicroBlaze軟核的FPGA片上系統設計

  • 分析軟處理器MicroBlaze的體系結構,給出MicroBlaze內核在軟件無(wú)線(xiàn)電系統中的應用,實(shí)現SOPC(可編程系統芯片)。
  • 關(guān)鍵字: MicroBlaze  FPGA  軟核  片上系統    

Stratix II FPGA:成功的90nm開(kāi)發(fā)和推出案例研究

  • Stratix II FPGA:成功的90nm開(kāi)發(fā)和推出案例研究
  • 關(guān)鍵字: Stratix  FPGA  II  90    

用FPGA實(shí)現1553B總線(xiàn)接口中的曼碼編解碼器

基于FPGA的高頻時(shí)鐘的分頻和分配設計

  • 介紹了為PET(正電子發(fā)射斷層掃描儀)的前端電子學(xué)模塊提供時(shí)間基準而設計的一種新型高頻時(shí)鐘扇出電路。
  • 關(guān)鍵字: FPGA  高頻時(shí)鐘  分頻  分配    

基于FPGA的新型諧波分析儀設計

  • 給出一種基于FPGA的新型諧波分析儀的設計方案。
  • 關(guān)鍵字: FPGA  諧波分析儀    
共9902條 652/661 |‹ « 650 651 652 653 654 655 656 657 658 659 » ›|

dsp+fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條dsp+fpga!
歡迎您創(chuàng )建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

DSP+FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>