軟體當家的硬體設計走向

在過(guò)去，想獲得更隹的嵌入式產(chǎn)品功能，設計者想到的不二法門(mén)往往是采用更新一代的晶片制程技術(shù)，要不然，這樣的硬體設計取向至少能提供更小的尺寸，或更低的成本，而維持一定的功能水準。這一向是電子產(chǎn)業(yè)長(cháng)年來(lái)實(shí)現摩爾定律的一個(gè)走勢，不過(guò)，當制程技術(shù)走向深次微米以下，而產(chǎn)品需求走向少量、多樣且生命周期縮短時(shí)，一切仰賴(lài)硬體技術(shù)的潮流即將翻轉，未來(lái)，將是軟體當家的時(shí)代。

且來(lái)看看硬體設計上的瓶頸，目前光罩費已經(jīng)高到有如天價(jià)，而高階制程的復雜度也讓驗證難度大幅提升，不僅拉大了開(kāi)發(fā)時(shí)程，而且提高了開(kāi)發(fā)成本；更有甚者，設計案往往因一些小錯誤而需要重頭來(lái)過(guò)，開(kāi)發(fā)業(yè)主只得硬著(zhù)頭皮再燒一筆錢(qián)了。然而，有些設計瓶頸，例如處理器的高熱量、泄露電流（leakage current）、訊號完整性（Signal Integrity）及電磁干擾（EMI）等，并非工程師的功力不足，而是高階制程開(kāi)發(fā)者心中共同的痛。因此，轉向更具設計彈性的軟體策略，變成非走不可的一條路。

FPGA的成功，正是可編程化（Programmable）需求強勁的一大明證。它讓晶片設計者在晶片正式進(jìn)入硬體制程前，能夠反覆的測試與修改，不但能將錯誤的成本降到最低，而且有效縮短了專(zhuān)案開(kāi)發(fā)的時(shí)程。同樣的例子也發(fā)生在DSP的身上，現在訊息處理設計者已愈來(lái)愈傾向於采用可編程DSP，甚至進(jìn)一步將DSP與RISC處理器核心整合在一起，例如ADI的Blackfin晶片就采用了革新性的架構，讓它能同時(shí)處理兩種運算功能，而且還能節省耗電及縮小尺寸。

另一個(gè)不容忽視的軟體設計走向則是發(fā)生在目前最熱門(mén)的無(wú)線(xiàn)傳輸領(lǐng)域。由於無(wú)線(xiàn)傳輸標準太過(guò)多樣，而且技術(shù)規格不斷變革，若要靠硬體制程來(lái)滿(mǎn)足這些變化，那真是件非常吃力不討好的事情。因此，無(wú)線(xiàn)產(chǎn)業(yè)期待一個(gè)前景，那就是發(fā)展出可編程或可重置（reconfigurable）的通訊設備，也就是讓它能隨需求而改變功能，例如一臺手機在都市中時(shí)可以是便宜的PHS，到了鄉下可調變成GSM，進(jìn)入辦公室則成為具有54Mbps的WiFi手機。

這樣的愿景已有軟體無(wú)線(xiàn)電（Software Defined Radio；SDR）技術(shù)在如火如荼的推動(dòng)中。SDR的目標是可以自由地改變頻率范圍、模組型態(tài)或無(wú)線(xiàn)設備的輸出功率，而不需要去換掉任何硬體元件，透過(guò)可編程的能力讓無(wú)線(xiàn)傳輸能適應不同的需求、規格及環(huán)境。

很顯然地，這是電子產(chǎn)業(yè)設計走向的一個(gè)分叉點(diǎn)，不論是系統業(yè)者、晶片設計者或EDA業(yè)者，都需要及早因應這個(gè)趨勢，因為，軟體／韌體程式工程師的養成并不容易，他們需要在軟體與硬體的知識上都能游刃有馀。此外，就是「功欲善其事，必先利其器」，電子產(chǎn)業(yè)還需打造更便利的平臺與環(huán)境，讓這些工程師有個(gè)可以盡情發(fā)揮的好舞臺。

本文由 CTIMES 同意轉載，原文鏈接:http://www.ctimes.com.tw/DispCols/cn/05011718340C.shtmll