EEPW首頁(yè) >>
主題列表 >>
dsp+fpga
dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區
基于DSP的高速數據采集系統的研制
- 摘 要：本文介紹了基于數據采集系統的虛擬儀器設計。通過(guò)軟、硬件技術(shù)結合，實(shí)現了對多路模擬信號的采集處理，輸出多種波形，充分發(fā)揮了虛擬儀器的優(yōu)勢。關(guān)鍵詞：虛擬儀器；DSP； USB 引言隨著(zhù)計算機技術(shù)的普及，運用高速數據處理的場(chǎng)合越來(lái)越多。例如，高速數字信號處理系統、高速圖象信息轉換、語(yǔ)音實(shí)時(shí)處理系統等。本文設計并實(shí)現了基于TMS320C32和USB芯片的一套高速、高精度數據采集分析系統。該系統的DSP負責數據的采集，數據通過(guò)USB口送到計算機顯示、計算。計算機應用程序
- 關(guān)鍵字： DSP USB 虛擬儀器
一種高效的復信號處理芯片設計
- 摘 要：本文提出了一種高效的復信號處理芯片的設計方法。本芯片是某雷達信號處理機的一部分，接收3組ADC的輸出復數據，依次完成去直流、加窗、512點(diǎn)FFT、求功率譜和累加3組信號的功率譜等功能。在這5種功能中，加窗、512點(diǎn)FFT和求功率譜復用一個(gè)蝶形單元。本芯片由單片FPGA實(shí)現，計算精度高、速度較快，滿(mǎn)足雷達系統的實(shí)時(shí)處理要求。關(guān)鍵詞： FFT；蝶形單元；塊浮點(diǎn)；功率譜； FPGA 引言復信號處理芯片是某雷達系統的一部分。雷達系統的實(shí)時(shí)處理特點(diǎn)要求芯片運
- 關(guān)鍵字： FFT FPGA 蝶形單元 功率譜 塊浮點(diǎn)
基于A(yíng)D9430的數據采集系統設計
- 摘 要：本文介紹了高速ADC AD9430的功能，詳細說(shuō)明了使用高速FPGA來(lái)控制AD9430構成高速(140MSPS)、高精度(12位)數據采集系統的設計方法，并給出了具體實(shí)現的系統框圖和測試結果。關(guān)鍵詞：數據采集；FPGA；AD9430引言結合實(shí)際任務(wù)的要求，本文提出了一種基于A(yíng)D9430的高速數據采集系統，主要用于采集雷達回波。在這個(gè)系統中，選用高速邏輯器件控制A/D轉換和FIFO存儲，同時(shí)通過(guò)FPDP(Front Panel Data Port)總線(xiàn)將采集的數據發(fā)送出去。由
- 關(guān)鍵字： AD9430 FPGA 數據采集
基于雙DSP的磁軸承數字控制器容錯設計
- 摘 要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時(shí)鐘同步技術(shù)，由總線(xiàn)表決模塊實(shí)現系統的容錯處理，硬件判決模塊實(shí)現硬件故障判斷。由中心仲裁模塊根據兩判決模塊的結果進(jìn)行復雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統的可靠性。關(guān)鍵詞：容錯；磁軸承； 控制器； CPLD； DSP引言電磁軸承(AMB)是利用可控電磁吸力將轉子懸浮起來(lái)的一種新型高性能軸承，具有無(wú)接觸、無(wú)摩擦、高速度、高精度、不需潤滑和密封等一系列特點(diǎn)，在交通、超高速超精密加工
- 關(guān)鍵字： CPLD DSP 磁軸承 控制器 容錯
基于FPGA的非對稱(chēng)同步FIFO設計
- 摘 要：本文在分析了非對稱(chēng)同步FIFO的結構特點(diǎn)及其設計難點(diǎn)的基礎上，采用VHDL描述語(yǔ)言，并結合FPGA，實(shí)現了一種非對稱(chēng)同步FIFO的設計。關(guān)鍵詞：非對稱(chēng)同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領(lǐng)域。然而在某些應用，例如在某數據采集和處理系統中，需要通過(guò)同步FIFO來(lái)連接8位A/D和16位數據總線(xiàn)的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關(guān)鍵字： BlockRAM DLL FPGA VHDL 非對稱(chēng)同步FIFO 存儲器
基于DSP的列車(chē)應變力測試系統設計
- 摘 要：本文介紹了基于TMS320VC33 DSP芯片的應變力測試系統的設計，給出了結構原理框圖，并圍繞DSP設計了測試系統的中斷、復位子系統、存儲子系統和通信子系統。同時(shí)還對測試系統進(jìn)行了信號完整性分析。關(guān)鍵詞：測試系統；DSP；應變力；信號完整性車(chē)輪與軌道間的作用力是評價(jià)車(chē)輛運行品質(zhì)的重要因素，能否準確及時(shí)地獲取輪軌間的作用力直接影響著(zhù)車(chē)輛脫軌系數等參數的計算。應變力測試系統是設計列車(chē)運行狀態(tài)地面安全監測平臺的關(guān)鍵環(huán)節，本文用DSP芯片開(kāi)發(fā)的測試系統正是針對這一需要
- 關(guān)鍵字： DSP 測試系統 信號完整性 應變力
基于FPGA的高速數字鎖相環(huán)的設計與實(shí)現
- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時(shí)間的方案，并詳細介紹了該方案基于FPGA的實(shí)現方法。通過(guò)對所設計的鎖相環(huán)進(jìn)行計算機仿真和硬件測試，表明該方案確實(shí)可以提高鎖相環(huán)的捕獲性能。關(guān)鍵詞：數字鎖相環(huán)(DPLL)；捕獲時(shí)間；FPGA；VHDL引言捕獲時(shí)間是鎖相環(huán)的一個(gè)重要參數，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時(shí)間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬(wàn)次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關(guān)鍵字： FPGA VHDL 捕獲時(shí)間 數字鎖相環(huán)(DPLL)
dsp+fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條dsp+fpga!
歡迎您創(chuàng )建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng )建詞條
dsp+fpga電路
dsp+fpga相關(guān)帖子
dsp+fpga資料下載
dsp+fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473