數字頻率合成器的FPGA實(shí)現
加入技術(shù)交流群
摘要：介紹了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特點(diǎn)，給出了用ACEX 1K系列器件EP1K10TC144－1實(shí)現數字頻率合成器的工作原理、設計思路、電路結構和仿真結果。 關(guān)鍵詞：DDFS；FPGA；快速通道互連；仿真 １ 概述 １９７１年，美國學(xué)者Ｊ．Ｔｉｅｒｎｃｙ，Ｃ．Ｍ．Ｒａｄｅｒ和Ｂ．Ｇｏｌｄ提出了以全數字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成方法。限于當時(shí)的技術(shù)和器件水平，它的性能指標尚不能與已有技術(shù)相比，故未受到重視。近３０年間，隨著(zhù)集成電路技術(shù)和器件水平的提高，一種新的頻率合成技術(shù)――直接數字頻率合成（ＤＤＦＳ）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現代頻率合成技術(shù)中的佼佼者。 隨著(zhù)微電子技術(shù)的發(fā)展?現場(chǎng)可編程門(mén)陣列?ＦＰＧＡ?器件得到了飛速發(fā)展。由于該器件具有工作速度快，集成度高和現場(chǎng)可編程等優(yōu)點(diǎn)，因而在數字信號處理中得到了廣泛應用，越來(lái)越受到硬件電路設計工程師們的青睞。直接數字頻率合成（ＤＤＦＳ）技術(shù)以其具有頻率分辨率高，頻率變換速度快，相位可連續線(xiàn)性變化等特點(diǎn)，而在數字通信系統中被廣泛采用。本文基于ＤＤＦＳ的基本原理，給出了利用ＡＬ-ＴＥＲＡ公司的ＦＰＧＡ芯片（ＡＣＥＸ １Ｋ系列ＥＰ１Ｋ１０ＴＣ１４４－１器件）完成ＤＤＦＳ系統設計的具體方法。 （１）采用查找表（ＬＵＴ）和ＥＡＢ相結合的結構模式，可提供高效低功耗的優(yōu)良性能。因為ＬＵＴ結構適用于實(shí)現高效的數據通道、增強型寄存器、數學(xué)運算及數字信號處理設計，而ＥＡＢ結構可實(shí)現復雜的邏輯功能和存儲器功能。 （２） 密度高，典型門(mén)數為１萬(wàn)到１０萬(wàn)門(mén)，有多達４９１５２位的ＲＡＭ（每個(gè)ＥＡＢ有４０９６個(gè)ＲＡＭ）。 （３）系統內核采用２．５Ｖ電壓，Ｉ／Ｏ腳可支持２．５Ｖ／３．５Ｖ／５．０Ｖ多電壓標準；器件功耗低；具有高達２５０ＭＨｚ的雙向Ｉ／Ｏ功能；完全支持３３ＭＨｚ的ＰＣＩ總線(xiàn)標準；內置ＪＴＡＧ邊界掃描電路；不需測試矢量和掃描鏈即可對所有器件進(jìn)行１００％的功能測試。 ?４?具有快速連續式延時(shí)可預測的快速通道互連（ＦＡＳＴ ＴＲＡＣＫ）；能實(shí)現快速加法器、計數器和比較器等算術(shù)運算功能；具有專(zhuān)用鏈和實(shí)現高速多扇入邏輯功能的專(zhuān)用級鏈；具有能實(shí)現內部三態(tài)總線(xiàn)的三態(tài)仿真；具有多達６個(gè)全局時(shí)鐘信號和４個(gè)全局清除信號。 （５）每個(gè)引腳都有獨特的三態(tài)輸出使能控制；可編程輸出的壓擺率控制可以減少電平轉換產(chǎn)生的噪聲；引腳與引腳間具有用戶(hù)可選的鉗位電路；支持熱插拔操作。 ２?。模模疲踊驹?/B> ＤＤＦＳ技術(shù)是一種可把一系列數字量形式信號通過(guò)ＤＡＣ轉換成模擬量形式信號的合成技術(shù)。目前使用最廣泛的一種ＤＤＦＳ方式是利用高速存儲器作查尋表，然后通過(guò)高速ＤＡＣ產(chǎn)生已用數字形式存入的正弦波。圖１是ＤＤＦＳ的基本原理圖。 ２．１ 相位累加器 相位累加器由Ｎ位加法器與Ｎ位累加寄存器級聯(lián)構成。時(shí)鐘脈沖每觸發(fā)一次，加法器便將頻率控制數據與累加寄存器輸出的累加相位數據相加，然后把相加后的結果送至累加寄存器的數據輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘作用后所產(chǎn)生的新相位數據反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘的作用下繼續與頻率控制數據相加。這樣，相位累加器在參考時(shí)鐘的作用下將進(jìn)行線(xiàn)性相位累加，相位累加器累加滿(mǎn)量時(shí)，就會(huì )產(chǎn)生一次溢出，以完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是ＤＤＦＳ合成信號的一個(gè)頻率周期，累加器的溢出頻率就是ＤＤＦＳ輸出的信號頻率。 ２．２ 相位－幅值轉換 用相位累加器輸出的數據作為取樣地址來(lái)對正弦波波形存儲器進(jìn)行相位－幅值轉換，即可在給定的時(shí)間上確定輸出的波形幅值。 ２．３ 數模轉換 通過(guò)ＤＡＣ可將數字量形式的波形幅值轉換成所要求的合成頻率模擬量形式信號，低通濾波器用于衰減和濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。 對于計數容量為２Ｎ的相位累加器和具有Ｍ個(gè)相位取樣的正弦波波形存儲器，若頻率控制字為Ｋ，則ＤＤＳ系統輸出信號的頻率為：ｆｏ＝ｆｃＫ／２Ｎ，而頻率分辨率則為：Δｆ＝ｆｏｍｉｎ＝ｆｃ／２Ｎ。３ 基于ＦＰＧＡ的ＤＤＦＳ結構設計 圖２是利用ＤＤＦＳ原理設計的一個(gè)信號源發(fā)生器的結構框圖。圖中，ＦＰＧＡ用來(lái)控制輸出波形的頻率、相位和波形的選擇。波形數據的存放有兩種形式，一種是將固定波形數據存放在ＥＥＰＲＯＭ里，主要有正弦波，三角波，鋸齒波?包括半正弦波，半三角波，半鋸齒波?數據。而對于特殊的波形，則通過(guò)上位機下載到ＲＡＭ里，然后從ＲＡＭ里讀取數據。 該系統在工作時(shí)，首先由上位機把控制命令和數據參數通過(guò)ＵＳＢ接口用ＡＴ９６總線(xiàn)傳給ＦＰＧＡ。如果是固定波形，就從ＥＥＰＲＯＭ中讀取數據，否則就從ＲＡＭ中讀取數據。數據傳送給ＦＰＧＡ后即可等待觸發(fā)信號，觸發(fā)信號由時(shí)基卡或軟件給出。觸發(fā)信號到來(lái)之后，就開(kāi)始讀取數據并輸出波形。同時(shí)由ＦＰＧＡ給上位機一個(gè)狀態(tài)位，該狀態(tài)位可用于表示發(fā)送波形是正在發(fā)送，還是已經(jīng)發(fā)送結束了。 信號源的輸出頻率范圍分為如下幾檔：０．００１Ｈｚ～１Ｈｚ? １Ｈｚ～１０Ｈｚ? １０Ｈｚ～１００Ｈｚ；１００Ｈｚ～２００Ｈｚ，步進(jìn)為１／１０００。之所以分檔控制，是為了保證輸出波形頻率具有更高的精度，在輸出波形頻率較低時(shí)可對數據不抽點(diǎn)，頻率較高時(shí)應進(jìn)行抽點(diǎn)。要達到較高的頻率精度，必須利用數字頻率合成器（ＤＤＦＳ）來(lái)實(shí)現對輸出波形頻率的控制?并按頻率要求對相位增量進(jìn)行累加，然后以累加相位值作為地址碼來(lái)讀取存放在存儲器中的波形數據。通過(guò)改變相位增量寄存器的增量值（即步長(cháng)），使相位累加器能夠輸出依據相位增量寄存器所給出的步長(cháng)來(lái)改變波形存儲器的地址，從而改變波形每周期的點(diǎn)數，從而達到改變輸出波形頻率的目的。該電路的設計關(guān)鍵在于用硬件構造一個(gè)多位累加器來(lái)實(shí)現相位的累加。 根據ＤＤＦＳ的原理，輸出信號頻率ｆｏ與累加器時(shí)鐘ｆｃｌｋ、累加器位數Ｍ、相位增量Ｎ的關(guān)系如下： ｆｏ＝（ｆｃｌｋＮ）／２Ｍ 根據以上原理，結合實(shí)際情況可得到的各項參數（這里采用３２．７６８ＭＨｚ＝１０００２１５的晶振頻率）。為了保證所需的精度以及輸出波形頻率的步進(jìn)。這里選Ｍ＝２７。由于Ｄ／Ａ的最大轉換速度為１ＭＨｚ，波形每個(gè)周期的樣點(diǎn)數是１２８ｋ，因此當輸出波形的頻率大于８Ｈｚ時(shí)，一般就需要進(jìn)行抽樣。 （１）基于ＥＥＰＲＯＭ的尋址方式 這種方式首先用累加器實(shí)現地址的尋址，然后通過(guò)改變累加器的第２４位和第２５位（Ａ１５和Ａ１６）的所賦初值來(lái)改變發(fā)送波形的初始相位。 由于發(fā)送波形的結束時(shí)刻可通過(guò)一個(gè)減法計數器來(lái)實(shí)現，而且波形周期寄存器里寄存的是Ｔ／４的個(gè)數。因此，可根據所需發(fā)送的波形周期的個(gè)數來(lái)給計數器賦初值，并在減到０時(shí)使累加器復位，從而停止尋址。此時(shí)時(shí)鐘應接Ａ１４。 ＥＥＰＲＯＭ里面可以存放４種波形，每一種波形的數據是６４ｋＢ。波形的選擇可通過(guò)給Ａ１７和Ａ１８賦初值來(lái)實(shí)現。 （２）對ＲＡＭ的尋址方式 ＲＡＭ共有１ＭＢ的容量，因此，可尋址２０位的地址。對于ＲＡＭ里面的波形，只需要控制樣點(diǎn)頻率和發(fā)送波形的結束時(shí)刻即可。 結束時(shí)刻的實(shí)現主要是將結束時(shí)刻值存放到寄存器中，然后把計數器的輸出和寄存器的值進(jìn)行比較，若兩者相等就給計數器發(fā)送復位信號以停止計數，以結束發(fā)送波形。 這里的計數器是加１計數，因而可通過(guò)改變分頻器的值來(lái)改變計數器的時(shí)鐘，從而引起讀取樣點(diǎn)頻率的改變。 通過(guò)上述結構設計可得到頂層電路結構。整個(gè)電路設計可采用Ｖｅｒｉｌｏｇ語(yǔ)言和原理圖輸入相結合的方法來(lái)設計。圖３和圖４分別給出了對ＲＡＭ和ＥＥＰＲＯＭ進(jìn)行尋址的仿真結果。５ 結論 ＤＤＦＳ是現今一種重要的頻率合成手段，高速集成電路的發(fā)展進(jìn)一步改善了ＤＤＦＳ的性能，它與傳統技術(shù)相結合組成的各種混合設計方案將頻率源的性能提高到了一個(gè)新的水平，因此，未來(lái)的ＤＤＦＳ不僅可應用于需要使用信號源的傳統領(lǐng)域，而且也必將開(kāi)拓出許多新的應用領(lǐng)域。 |
評論