<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> dsp+fpga

2006年，SEED公司全線(xiàn)實(shí)施ERP管理系統

  • 　　2006年，公司全線(xiàn)實(shí)施ERP管理系統，實(shí)現規范化管理體系。
  • 關(guān)鍵字： SEED  DSP  

德州DSP為 SOMA帶來(lái)三重業(yè)務(wù)整合

  •  DSP 驅動(dòng)的解決方案向此前不可能抵達的地區提供主線(xiàn)路 VoIP 服務(wù) 日前，德州儀器 (TI) 宣布寬帶無(wú)線(xiàn)接入技術(shù)的領(lǐng)先供應商 SOMA Networks Inc. 在其 SOMAport™ 300 無(wú)線(xiàn)寬帶網(wǎng)關(guān)調制解調器與 SOMA 宏基站中采用 TI TMS320C5509A 數字信號處理器 (D
  • 關(guān)鍵字： DSP  SOMA  德州  工業(yè)控制  工業(yè)控制  

802.11b協(xié)議的直接序列擴頻的DSP實(shí)現

  • 闡述802.11b協(xié)議的直接序列擴頻的特點(diǎn)及其在不同傳輸速率下的擴頻原理。針對在DSP上如何實(shí)現擴頻功能、如何針對DSP的架構優(yōu)化程序，減少硬件開(kāi)銷(xiāo)，提出改進(jìn)的方法。
  • 關(guān)鍵字： DSP  實(shí)現  擴頻  序列  協(xié)議  直接  802.11b  

XILINX 推出下一代 VIRTEX FPGA

  • 新系列通過(guò)為高性能 DSP、嵌入式和串行連接性應用領(lǐng)域提供功能強大的系統級解決方案，進(jìn)一步推動(dòng) FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場(chǎng) 在Globalpress 2006 全球電子峰會(huì )上，可編程邏輯解決方案全球領(lǐng)先供應商及 FPGA 發(fā)明廠(chǎng)商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
  • 關(guān)鍵字： VIRTEX  FPGA  XILINX  模擬技術(shù)  

XILINX推出下一代 VIRTEX FPGA

  • 新系列通過(guò)為高性能 DSP、嵌入式和串行連接性應用領(lǐng)域提供功能強大的系統級解決方案，進(jìn)一步推動(dòng) FPGA 進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場(chǎng) 在Globalpress 2006 全球電子峰會(huì )上，可編程邏輯解決方案全球領(lǐng)先供應商及 FPGA 發(fā)明廠(chǎng)商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™
  • 關(guān)鍵字： FPGA  VIRTEX  XILINX  模擬技術(shù)  

TMS320C6455 DSP支持串行RapidIO社群

  • 不斷推動(dòng)高帶寬互聯(lián)   TI 針對視頻、電信與成像基礎設施應用推出可提供 10 Gb/s 串行 RapidIO® 的TMS320C6455 DSP 樣片與新型 EVM 日前，德州儀器 (TI) 宣布推出 TMS320C6455 DSP 評估板 (EVM) 與 TMS320C6455 DSP 入門(mén)套件&
  • 關(guān)鍵字： DSP  RapidIO  TMS320C6455  模擬技術(shù)  

TS201S型DSP引導程序加載方法研究

  • 介紹ADI公司TigerSHARC系列DSp的引導程序加載原理與應用。給出TigerSHARC系列DSP程序加載的幾種模式,主要以TS20lS型DSP為例說(shuō)明單DSP系統程序加載的過(guò)程和方法。
  • 關(guān)鍵字： 加載  方法研究  程序  引導  DSP  TS201S  

2006年02月，炬力完成以32bit CPU+DSP為新一代技術(shù)平臺開(kāi)發(fā)

  • 　　2006年02月，炬力完成以32bit CPU+DSP為新一代技術(shù)平臺開(kāi)發(fā)。
  • 關(guān)鍵字： 炬力  CPU  DSP  

DSP在磁存儲設備抗沖擊技術(shù)中的應用

  • 磁存儲設備是應用廣泛的信息存儲器件，研究其抗振動(dòng)、抗沖擊的控制技術(shù)對于在惡劣環(huán)境下工作的硬盤(pán)和便攜式計算機具有重要意義。
  • 關(guān)鍵字： 應用  技術(shù)  沖擊  存儲設備  DSP  

利用APTIX MP3C和Spartan-IIE FPGA實(shí)現數據系統的

  • 隨著(zhù)數字電路設計的規模及復雜程度的提高，對其進(jìn)行測試試驗證所花費的時(shí)間和費用也隨之提高，所以減少測試驗證成本是當前數字電路設計的關(guān)鍵。
  • 關(guān)鍵字： Spartan-IIE  APTIX  MP3C  FPGA    

嵌入式Linux下ARM處理器與DSP的數據通信

  • 嵌入式Linux下ARM處理器與DSP的數據通信,本文通過(guò)一個(gè)開(kāi)發(fā)實(shí)例詳細說(shuō)明如何通過(guò)DSP的HPI接口與運行Linux操作系統的ARM架構處理器進(jìn)行數據通信。給出接口部分的實(shí)際電路和ARM-Linux下驅動(dòng)程序的開(kāi)發(fā)過(guò)程。
  • 關(guān)鍵字： DSP  數據通信  處理器  ARM  Linux  嵌入式  

基于FPGA的高級數據加密AES中的字節替換設計

  • 介紹AES中的字節替換算法原理并闡述基于FPGA的設計和實(shí)現。為了提高系統工作速度，在設計中應用了流水線(xiàn)技術(shù)。
  • 關(guān)鍵字： FPGA  AES  數據加密  字節    

Altium一體化設計消除FPGA到PCB障礙

  •       Altium宣布Altium 公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設計的能力，工程師可以充分利用FPGA 作為系統平臺，而且簡(jiǎn)化大型FPGA 與物理PCB 平臺的集成。       雖然人們早就認識到了FPGA 給邏輯
  • 關(guān)鍵字： Altium  FPGA  PCB  PCB  電路板  

XILINX收購ACCELCHIP目標DSP20億市場(chǎng)

  •       賽靈思公司宣布已收購用于構建數字信號處理 (DSP) 系統的 MATLAB® 綜合軟件工具的供應商 AccelChip 公司。AccelChip® DSP 綜合工具和 DSP 算法知識產(chǎn)權 (IP) 庫將作為賽靈思® XtremeDSP™ 解決方案的一部分，該解
  • 關(guān)鍵字： ACCELCHIP  dsp  XILINX  市場(chǎng)  

BittWare用FPGA實(shí)現I/O開(kāi)關(guān)量大于5Gbps

  • 　　BittWare是混合(DSP和FPGA)電路板級方案供應商，日前該公司采用ADI的TigerSHARC及Altera的FPGA技術(shù)，推出ATLANTiS Rev 2.0(新TigerSHARC使用的高級傳輸鏈路架構)、I/O切換和處理器件。 　　ATLANTiS采用FPGA實(shí)現，便于板外I/O通訊路由和處理，允許系統設計師們設置并動(dòng)態(tài)連接。所有輸入和輸出均通過(guò)ATLANTiS進(jìn)行路由，每簇通信量大于5GBps。ATLANTiS集成了DSP、PCI橋、PMC接口和I/O外設及板載F
  • 關(guān)鍵字： 5Gbps  BittWare  FPGA  I/O  
共9902條 646/661 |‹ « 644 645 646 647 648 649 650 651 652 653 » ›|

dsp+fpga介紹

您好，目前還沒(méi)有人創(chuàng )建詞條dsp+fpga!
歡迎您創(chuàng )建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

DSP+FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>