DSP在磁存儲設備抗沖擊技術(shù)中的應用
加入技術(shù)交流群
摘要：磁存儲設備是應用廣泛的信息存儲器件，研究其抗振動(dòng)、抗沖擊的控制技術(shù)對于在惡劣環(huán)境下工作的硬盤(pán)和便攜式計算機具有重要意義。本文在采用外加固主動(dòng)控制方案的基礎上，提出數字主動(dòng)控制系統的設計思路，并且詳細闡述以DSP為核心的數字控制系統的軟、硬件設計方案。
關(guān)鍵詞：微型盤(pán) 主動(dòng)控制系統 數字信號處理器
1 引言
磁存儲設備（本文主要指微型硬磁盤(pán)）是應用廣泛的信息存儲器件。在數據存儲業(yè)中，磁盤(pán)驅動(dòng)器生產(chǎn)商多采用增加磁道密度（每英寸的磁道數）和磁盤(pán)轉速（每分鐘轉數）來(lái)擴大計算機硬盤(pán)驅動(dòng)器的容量。而隨著(zhù)磁道密度的增加，二個(gè)相鄰磁道間的距離變小了，因此，所允許的讀/寫(xiě)頭和磁道的偏離誤差，即磁盤(pán)驅動(dòng)器業(yè)內人士所說(shuō)的誤定位也相應降低了，這樣硬盤(pán)很容易受到傷害。上述工作原理決定了實(shí)際應用中必須使用抗惡劣環(huán)境的加固技術(shù)來(lái)提高存儲設備的抗振動(dòng)和抗沖擊性，而且應主要針對機械物理環(huán)境和氣候環(huán)境實(shí)施加固。筆者采用外加固主動(dòng)控制理論與技術(shù)，將電磁主動(dòng)控制技術(shù)用于計算機外部設備（微型盤(pán)）的振動(dòng)沖擊外加固，并且構建了以DSP為硬件平臺的數字主動(dòng)控制系統。
2 主動(dòng)沖擊振動(dòng)控制技術(shù)
提高磁盤(pán)存儲設備的抗沖擊、抗振動(dòng)性能始終是國內外十分重視的研究課題。上世紀90年代中期多采用被動(dòng)控制技術(shù)來(lái)解決這一難題，如鋼絲繩減振器、油膜減振器、金屬絲網(wǎng)減振器、復剛度雙橡膠減振器及二級減振技術(shù)等。我國從20世紀90年代中期開(kāi)始重視磁存儲設備的抗沖擊、抗振動(dòng)研究，并對被動(dòng)外加固理論與技術(shù)進(jìn)行了深入研究，已獲得一些較好的可實(shí)施性成果。隨著(zhù)對強沖擊、較低頻抗振要求的提高，研究主動(dòng)控制理論及研制相應的主動(dòng)控制裝置成為發(fā)展趨勢和發(fā)展水平的標志。通常民用硬盤(pán)的頭盤(pán)系統所能承受的外界沖擊加速度小于3.975g，當用于60g(持續時(shí)間6～9ms)沖擊和5g(振動(dòng)頻率為50～1000Hz)振動(dòng)的惡劣環(huán)境下時(shí)，必須使用加固技術(shù)構建加固型硬盤(pán)。
2．1 頭盤(pán)系統的沖擊特性
微型硬盤(pán)驅動(dòng)器通常是電子系統抗沖擊振動(dòng)的薄弱環(huán)節之一，它的頭盤(pán)系統由彈性取數臂、浮動(dòng)質(zhì)量塊（磁頭）、盤(pán)片、氣膜剛度和驅動(dòng)控制系統組成，其簡(jiǎn)化模型如圖1所示。一般而言，頭盤(pán)系統主要有如下工作特點(diǎn)：
（1）由盤(pán)片轉換V使質(zhì)量塊與盤(pán)而間形成浮動(dòng)氣膜間隙δ，在工作狀態(tài)時(shí)由取數臂剛度和氣膜剛度提供質(zhì)量塊的懸浮力。
（2）氣膜間隙δ對讀寫(xiě)工作性能影響極大取數臂剛度k及質(zhì)量塊流線(xiàn)外形對限制δ的大小有重要作用。若由控制系統信號驅動(dòng)電機使磁頭沿盤(pán)面運動(dòng)尋道，則其運動(dòng)響應快速性會(huì )比較好。
2．2 主動(dòng)控制系統
系統可能要承受來(lái)自各個(gè)方向的振動(dòng)和沖擊，對于頭盤(pán)系統而言，主要是垂直于盤(pán)面方向的振動(dòng)沖擊，主要是垂直于盤(pán)面方向的振動(dòng)沖擊，故可將系統看作單自由度系統，其系統組成如圖2所示。圖中，傳感器、控制器、功率放大器構成系統的電路部分，執行裝置、彈簧、阻尼和質(zhì)量塊構成系統的機械部分。
3 數字控制系統的硬件設計
從1982年TI（美國德州儀器公司）推出通用可編程DSP以來(lái)，DSP技術(shù)取得了迅猛的發(fā)展。目前DSP市場(chǎng)主要由TI、ADI、ATT和Motorola公司占據。本文綜合實(shí)際要求，采用一款由TI公司生產(chǎn)的TMS320F243型16位定點(diǎn)DSP。它集成了A/D、PWM調制等幾種先進(jìn)外設，特別適用于對電機的數字化控制。
3．1 控制系統的基本原理
數字信號處理器（簡(jiǎn)稱(chēng)DSP）具有實(shí)時(shí)信號處理能力和強大的運算功能。為此筆者構建了以DSP為核心的數字控制系統。它首先通過(guò)A/D轉換器完成對電荷放大信號及一次、二次積分系統數的采樣，再由DSP按照一定的控制算法對采樣到的信號進(jìn)行 運算，最后將結果經(jīng)D/A轉換器送入功率放大器后輸出。由于DSP內集成了10位A/D轉換器，所以可直接將模擬信號與DSP相接，圖3是整個(gè)數字控制系統的結構框圖。
3．2 DAC接口與外部存儲器擴展
系統中的D/A器件選用了URR-BROWN公司的DAC7611。由于DSP內部10位ADC的電壓輸入范圍為0～5V，輸入信號經(jīng)ADC轉換后用數值0～1023（10進(jìn)制數）分別對于0～5V的電壓信號。所以DSP的輸入信號已不是正負對稱(chēng)信號。加之DAC7611的輸出范圍為0～4.095V，而系統后級中功率放大器的輸入應是零均值的，所以需要對DAC輸出信號利用運算放大器進(jìn)行電平變換。另外，DAC7611對于時(shí)鐘信號的要求非常嚴格，要求時(shí)鐘信號的上升沿發(fā)生在每一位數據的傳送過(guò)程中。而TMS320F243的SPI（串行外設接口）是一個(gè)高速、同步串行I/O口，它可以設置每次產(chǎn)生的串行數據流的位數（1～16位），并且位傳輸速度也可以編程控制。SPI的時(shí)鐘輸出信號線(xiàn)SPICLK能夠提供4種類(lèi)型的時(shí)鐘信號。其中有一種帶延時(shí)的上升沿時(shí)鐘，可使SPI在上升沿之前的半個(gè)周期內發(fā)送數據，或在SPICLK信號上升沿后接收數據，這恰好符合DAC7611對時(shí)鐘信號的要求。另外，由于DSP的片內資源有限，因此設計中在片外擴展了用于存放數據的CY71021型RAM，其讀寫(xiě)時(shí)間為12ns，與DSP的速度匹配，并且該RAM不工作時(shí)會(huì )自動(dòng)采用低功耗工作方式。在利用DSP的串行外設接口向DMA傳送數據時(shí)，系統還采用光耦器件對數/模電路進(jìn)行隔離。外圍接口電路如圖4所示。
由于系統加電后，程序首先是從片內的FLASHROM開(kāi)始執行的，所以一定要把引腳MP/MC接成微處理器方式。
4 數字控制系統的軟件設計
4．1 控制算法
經(jīng)過(guò)深入研究和大量的分析、計算，得出該系統的機電動(dòng)力學(xué)模型：
系統的傳感檢測方程：
其中，u為基礎振動(dòng)加速度，C1和K1分別為與基礎振動(dòng)相關(guān)的二次積分和一次積分系數。
設u為u的電荷放大信號，根據控制要求，該系統主要利用DSP完成以下運算：
采用均值補償法對積分結果進(jìn)行修正，從而實(shí)現數字系統的控制。將上式離散化則生成
顯然，這需要二次積分運算，其運算過(guò)程如下：
其中，m1(n)和m2(n)分別是一、二次積分運算的均值。
4．2 系統軟件設計與實(shí)現
系統頭文件（擴展名為.h）的主要功能是將DSP內部的各個(gè)特殊功能寄存器的名稱(chēng)與其默認地址相對應。這樣，在匯編語(yǔ)言的執行過(guò)程中，DSP指令便會(huì )直接按寄存器名稱(chēng)去訪(fǎng)問(wèn)頭文件中規定的地址。命令文件（擴展名為.cmd）實(shí)際上是DSP的資源配置文件，在PAGE0頁(yè)（程序空間）它定義了各程序模塊的起始地址和空間長(cháng)度、片內外各程序段和中斷矢量表的定義等；在PAGE1頁(yè)（數據空間）它定義了各數據模塊的起始地址和空間長(cháng)度、各種參數和片內外數據區的定義等。此外，應注意遵守DSP實(shí)際存儲器及存儲空間的約定。
5 結論
筆者采用均值補償算法進(jìn)行了匯編程序的編寫(xiě)和調試，并對DSP的SPI、A/D、PWM端口及與片外RAM間的通信分別進(jìn)行了測試，在確認硬件電路沒(méi)有問(wèn)題的情況下將調度過(guò)的程序加載到DSP內進(jìn)行了實(shí)際硬件實(shí)驗。實(shí)驗表明，以DSP為核心的數字控制系統可以實(shí)現實(shí)時(shí)控制，不但低頻段的相位誤差非常小，同時(shí)可以兼顧到較高頻段，適用范圍大?？傊?，該控制系統的穩定性好，精度高，易于實(shí)現復雜模型的控制。
評論