EEPW首頁(yè) >>
主題列表 >>
dsp+fpga
dsp+fpga 文章 進(jìn)入dsp+fpga技術(shù)社區
TI推出電源優(yōu)化DSP套件協(xié)助開(kāi)發(fā)人員優(yōu)化
- 德州儀器(TI)宣布推出用于評估C55x DSP器件的TMS320C55x電源優(yōu)化DSP入門(mén)套件(DSK)，為低功耗便攜式應用的開(kāi)發(fā)人員提供創(chuàng )新型設計工具。據介紹，C55x電源優(yōu)化DSK具備全面集成的電源估算與測量工具(其中包含用于電源監控的內置NIUSB測量硬件)，可幫助開(kāi)發(fā)人員準確地規劃、分析、管理并優(yōu)化實(shí)時(shí)功耗，加速產(chǎn)品上市進(jìn)程，這相對于效率較低的設計能夠獲得更為顯著(zhù)的競爭優(yōu)勢。 據稱(chēng)，C55x電源優(yōu)化DSK是TI、SDI以及NI合作開(kāi)發(fā)的結晶，能滿(mǎn)足開(kāi)發(fā)人員快速設計低
- 關(guān)鍵字： DSP TI 電源優(yōu)化 模擬IC 電源
TI推出三款新型音頻浮點(diǎn) DSP 器件
- 日前，德州儀器 (TI) 宣布推出三款基于 TMS320C67x DSP 系列的新型浮點(diǎn) DSP，進(jìn)一步降低了高品質(zhì)音頻產(chǎn)品的開(kāi)發(fā)成本?；?nbsp;C67x DSP 的新內核具有高效 C 語(yǔ)言效率，其 VLIW 架構顯著(zhù)提高應用性能。TMS320C6722、TMS320C6726 與 TMS320C6727&nbs
- 關(guān)鍵字： DSP TI 器件 音頻浮點(diǎn)
采用FPGA的低功耗系統設計
- 結合采用低功耗元件和低功耗設計技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著(zhù)元件集成更多功能，并越來(lái)越小型化，對低功耗的要求持續增長(cháng)。當把可編程邏輯器件用于低功耗應用時(shí)，限制設計的低功耗非常重要。本文將討論減小動(dòng)態(tài)和靜態(tài)功耗的各種方法，并且給出一些例子說(shuō)明如何使功耗最小化。 功耗的三個(gè)主要來(lái)源是啟動(dòng)、待機和動(dòng)態(tài)功耗。器件上電時(shí)產(chǎn)生的相關(guān)電流即是啟動(dòng)電流；待機功耗又稱(chēng)作靜態(tài)功耗，是電源開(kāi)啟但I/O上沒(méi)有開(kāi)關(guān)活動(dòng)時(shí)器件的功耗；動(dòng)態(tài)功耗是指器件正常工作時(shí)的功耗。 啟動(dòng)電流因器件而異
- 關(guān)鍵字： FPGA 嵌入式 消費電子
ADI發(fā)布《Embedded Media Processing》
- 美國模擬器件公司，今日發(fā)布由高級工程師David J. Katz和Rick Gentile編著(zhù)的新書(shū)《Embedded Media Processing（嵌入式媒體處理）》出版。該書(shū)是為設計工程師開(kāi)發(fā)嵌入式媒體處理系統撰寫(xiě)的一本實(shí)用性指南，今日在波士頓市舉行的2005年嵌入式系統會(huì )議（ESC）上首次亮相。作者于2005年9月12日下午2:30至3:30在出版商Elsevier公司308號展位的特別簽售活動(dòng)中與到會(huì )者見(jiàn)面。 Katz先生和Gentile先生將
- 關(guān)鍵字： ADI DSP Embedded Media Processing 嵌入式媒體處理
DSP市場(chǎng)2009年出貨量將達28億個(gè)
- 市場(chǎng)調研公司In-Stat指出，預計2009年數字信號處理器(DSP)出貨量將達到28億個(gè)左右。2004年出貨量估計為15億個(gè)。In-Stat預測，2009年浮點(diǎn)DSP(floating-point DSP)的銷(xiāo)售額將從2004年的10億美元增長(cháng)到22億美元左右。 “目前通訊和消費產(chǎn)業(yè)在主導DSP芯片市場(chǎng)?！盜n-Stat的分析師Max Baron在聲明中表示?！暗?，2009年DSP市場(chǎng)的銷(xiāo)售額構成情況將會(huì )出現小幅變化，工業(yè)和軍用航空領(lǐng)
- 關(guān)鍵字： DSP
基于FPGA的毫米波多目標信號形成技術(shù)的研究
- 毫米波多目標信號發(fā)生器通過(guò)模擬的方法產(chǎn)生多種類(lèi)型高精度的雷達多目標回波信號，在實(shí)際雷達系統前端不具備的條件下對雷達系統后級進(jìn)行調試，便于制導武器的性能測試，大大加快新武器的研制進(jìn)程。毫米波多目標信號產(chǎn)生的關(guān)鍵是要求回波信號距離分辨率極高，常規的多目標信號產(chǎn)生方法如使用數字延時(shí)線(xiàn)產(chǎn)生多目標之間的延時(shí)，其控制不靈活，并且有些延時(shí)線(xiàn)需要接ECL電源，使用不方便也增加了設計的復雜度。使用分立元件實(shí)現延時(shí)則使電路元件過(guò)多，電路的穩定性及延時(shí)的精確性也會(huì )大大降低。本文介紹一種新的產(chǎn)生毫米波雷達模擬器的多目標信號的方法
- 關(guān)鍵字： FPGA
大型設計中FPGA的多時(shí)鐘策略
- 利用FPGA 實(shí)現大型設計時(shí)，可能需要FPGA 具有以多個(gè)時(shí)鐘運行的多重數據通路，這種多時(shí)鐘FPGA 設計必須特別小心，需要注意最大時(shí)鐘速率、抖動(dòng)、最大時(shí)鐘數、異步時(shí)鐘設計和時(shí)鐘/數據關(guān)系。設計過(guò)程中最重要的一步是確定要用多少個(gè)不同的時(shí)鐘，以及如何進(jìn)行布線(xiàn)，本文將對這些設計策略深入闡述。 FPGA 設計的第一步是決定需要什么樣的時(shí)鐘速率，設計中最快的時(shí)鐘將確定FPGA 必須能處理的時(shí)鐘速率。最快時(shí)鐘速率由設計中兩個(gè)觸發(fā)器之間一個(gè)信號的傳輸時(shí)間P 來(lái)決定，如果P 大于時(shí)鐘周期T，則當信號在一個(gè)觸發(fā)
- 關(guān)鍵字： FPGA 嵌入式
dsp+fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條dsp+fpga!
歡迎您創(chuàng )建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對dsp+fpga的理解，并與今后在此搜索dsp+fpga的朋友們分享。 創(chuàng )建詞條
dsp+fpga電路
dsp+fpga相關(guān)帖子
dsp+fpga資料下載
dsp+fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473