Altium一體化設計消除FPGA到PCB障礙

      Altium宣布Altium 公司的最新一體化電子產(chǎn)品開(kāi)發(fā)系統Altium Designer 6.0 極大地增強了FPGA-PCB 協(xié)同設計的能力，工程師可以充分利用FPGA 作為系統平臺，而且簡(jiǎn)化大型FPGA 與物理PCB 平臺的集成。 
     雖然人們早就認識到了FPGA 給邏輯開(kāi)發(fā)帶來(lái)的好處，但把這些器件集成到PCB 設計流程所帶來(lái)的挑戰，會(huì )使得PCB 線(xiàn)路板設計變得十分復雜并導致整體設計時(shí)間超長(cháng)。通常無(wú)需考慮PCB 版圖即進(jìn)行FPGA 管腳分配，而在大規?？删幊唐骷惺褂玫拿芗庋b技術(shù)將使得PCB 板布線(xiàn)成為極大的挑戰。 
       Altium Designer 打破了FPGA 的使用障礙，把硬連接的PCB 平臺和軟件及軟連接的邏輯開(kāi)發(fā)集成在一起，后者構成的嵌入式智能通過(guò)在PCB 線(xiàn)路板上編程以創(chuàng )建完整的應用

。Altium Designer 6.0 改進(jìn)了FPGA 級設計和PCB 級設計間的集成，開(kāi)發(fā)了很多新功能，與現在的大型可編程器件相結合，它們精簡(jiǎn)了產(chǎn)品開(kāi)發(fā)。 

       “ 大型FPGA 器件的可用性正改變著(zhù)工程師的系統設計方法——產(chǎn)品中可以添加更多智能并同時(shí)縮短設計時(shí)間，減少制造成本?！?nbsp;Altium 的創(chuàng )始人和CEO Nick Martin 說(shuō)，“Altium Designer 6.0 可幫助工程師在嵌入式智能級和物理設計級充分利用FPGA 提供的好處，系統的統一特性打破了在主流設計中廣泛采用可編程器件的障礙，這樣可以充分利用這些器件的擴展資源，簡(jiǎn)化邏輯和物理設計?！?nbsp;


       Altium Designer 6.0 引入了動(dòng)態(tài)網(wǎng)絡(luò )重分配概念，PCB 布線(xiàn)期間可在線(xiàn)交換FPGA 管腳。這包括重新分配預先布線(xiàn)的子網(wǎng)和交換鏈接的差分信號對，差分信號對可利用FPGA 器件上充分的LVDS 資源。動(dòng)態(tài)網(wǎng)絡(luò )重分配在板級具有增強了的FPGA 管腳優(yōu)化引擎，允許工程師充分利用FPGA 器件管腳的可重新編程特性，在PCB 板極獲得最優(yōu)的布線(xiàn)方案。Altium Designer 系統的統一特性允許在板級完成的管腳交換和FPGA 項目的自動(dòng)同步，減少手動(dòng)調整處理I/O 的耗時(shí)。 


       通常帶有大量管腳的FPGA 器件是密集BGA 型封裝。這給原型階段的調試帶來(lái)很大困難，因為這些器件上的管腳不能直接探測。Altium Designer 的LiveDesign 開(kāi)發(fā)方法允許工程師在開(kāi)發(fā)中可與基于FPGA 的設計直接交互。Altium Designer 6.0 具有改進(jìn)的JTAG 器件瀏覽器，可提供系統中所有JTAG 器件的管腳狀態(tài)顯示，在調試期間工程師可以實(shí)時(shí)檢測管腳信號狀態(tài)。管腳狀態(tài)也可以在源原理圖和PCB 版圖動(dòng)態(tài)顯示，‘定位’查看設計文檔內的信號狀態(tài)。另外還有Altium Designer 的FPGA 虛擬儀器，可用來(lái)設定并監控FPGA 內的信號，給設計師提供電路運行完整的狀態(tài)圖，以進(jìn)行系統的邏輯和物理調試。 


       FPGA 系統的在線(xiàn)測試在A(yíng)ltium Designer 6.0 中得到改進(jìn)，提供增強的邏輯分析儀(LAX)虛擬儀器?？膳渲玫腖AX 可監控FPGA 內從8 位到64 位帶寬的總線(xiàn)，支持多重信號集的連接。任意信號都可用來(lái)觸發(fā)輸入或選定為數據源。當可配置的LAX 連接到處理器指令總線(xiàn)時(shí)，總線(xiàn)數據可顯示為反匯編的代碼指令，代碼相關(guān)的問(wèn)題可方便地在虛擬儀器輸出中進(jìn)行跟蹤。 


       Altium Designer 6.0 中32 位的基于FPGA 的處理器系統也有更多通用性，支持大量第三方的軟核和分立處理器，包括Xilinx® MicroBlaze™ 軟處理器、Sharp® BlueStreak™ LH79520 (基于A(yíng)RM720T) 和AMCC® 

       PowerPC® 405CR 分立處理器。這些新器件的支持，對于已經(jīng)有了8 位和32 位目標獨立軟處理器支持的Altium Designer 設計系統來(lái)說(shuō)，使設計者在使用FPGA 進(jìn)行嵌入式系統開(kāi)發(fā)時(shí)更加靈活。Altium Designer 6.0 提供的包裹連接器內核可幫助設計者定位支持的第三方處理器，同時(shí)保留Altium Designer 環(huán)境的所有設計功能，包括使用Altium Designer 虛擬儀器方便地連接基于FPGA 外設和用LiveDesign 進(jìn)行調試。Altium基于Viper 的編譯器工具鏈保證所有處理器間的軟件兼容性，包裹連接器內核提供硬件兼容性。這意味著(zhù)嵌入式設計師無(wú)需花費高昂的重新設計工程的代價(jià)即可在處理器間進(jìn)行設計移植。