<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 汽車(chē)電子 > 新品快遞 > XILINX 推出下一代 VIRTEX FPGA

XILINX 推出下一代 VIRTEX FPGA

——
作者: 時(shí)間:2006-03-03 來(lái)源: 收藏
新系列通過(guò)為高性能 DSP、嵌入式和串行連接性應用領(lǐng)域提供功能強大的系統級解決方案,進(jìn)一步推動(dòng)  進(jìn)軍價(jià)值 220 億美元的 ASIC/ASSP 市場(chǎng)
在Globalpress 2006 全球電子峰會(huì )上,可編程邏輯解決方案全球領(lǐng)先供應商及  發(fā)明廠(chǎng)商賽靈思公司 (NASDAQ:XLNX)展示了其 65nm 工藝新一代 Virtex™  系列中的首款器件。Virtex™FPGA 系列是世界上應用最廣泛的 FPGA 系列,累計銷(xiāo)售收入已超過(guò) 40 億美元。 
“賽靈思通過(guò)創(chuàng )新和向下一代工藝節點(diǎn)積極推進(jìn)等一系列措施,長(cháng)期以來(lái)一直致力于為我們的客戶(hù)提供最優(yōu)的性能、容量、功耗和成本優(yōu)勢,”賽靈思公司董事會(huì )主席、總裁兼 CEO Wim Roelandts 說(shuō)?!拔覀冊?nbsp;2004 年推出的 90nm Virtex-4 系列獲得了極大的成功,該系列是業(yè)界第一款基于三極柵氧化層技術(shù)的器件,它采用了三種柵氧化層類(lèi)型,以便能夠在整個(gè)器件上選擇性地優(yōu)化性能、功耗和操作電壓。我們的下一代 65nm 器件將延續這一創(chuàng )新水平?!?nbsp;   
“我們的雙代工戰略繼續獲得收效,使我們能夠優(yōu)先采用前沿的工藝技術(shù)和生產(chǎn)能力,”賽靈思副總裁兼高級產(chǎn)品部總經(jīng)理 Erich Goetting 說(shuō)?!霸?1 層金屬層的 CMOS工藝中 使用第二代三極柵氧化層技術(shù),確保了我們的 FPGA 在密度、性能和低功耗方面繼續領(lǐng)先。隨著(zhù)我們向鎳硅化物 (nickel-silicide)和 柵堆疊結構自對準技術(shù) (gate-stack self aligned technology)的發(fā)展,并在所有金屬電介質(zhì)之間采用全低 k,向 65nm 工藝的遷移在所有方面都帶來(lái)了巨大好處,特別是在性能和功耗方面。從晶圓加工角度來(lái)看,東芝和 UMC的組合可以支持 300mm/65nm 晶圓片生產(chǎn),每月產(chǎn)量可超過(guò) 15,000 晶圓片?!?

延續Virtex成功軌跡
賽靈思在上世紀 90 年代末憑借 Virtex-II 產(chǎn)品系列推出業(yè)界第一款平臺 FPGA,為嵌入硬 IP 提供了一種支持的結構。下一代 Virtex-II PRO 產(chǎn)品利用這一技術(shù)嵌入了 IBM PowerPC™ 和多千兆位收發(fā)器,成為高速串行通信、DSP 和嵌入式處理器應用領(lǐng)域的轉折點(diǎn)。而隨著(zhù)Virtex-4 系列的推出,通過(guò)引入 ASMBL 架構,在同一系列中提供針對邏輯、DSP 和嵌入式處理應用領(lǐng)域優(yōu)化的多種平臺,平臺 FPGA 的概念被提升到新的水平。 
賽靈思下一代 Virtex 平臺將繼續基于這一強大基礎而構建,為客戶(hù)提供在 65nm 工藝節點(diǎn)上重復利用現有知識產(chǎn)權和設計知識的自然遷移途徑。通過(guò)與成百上千的客戶(hù)緊密合作,賽靈思已將此新系列設計成可以滿(mǎn)足高性能系統要求,同時(shí)又能實(shí)現設計時(shí)間及系統成本目標。
“通過(guò)利用先進(jìn)的工藝技術(shù)以提高性能和降低成本,以使 FPGA 的應用擴展到新的應用領(lǐng)域,如 DSP、高速串行通信和嵌入式應用等,”領(lǐng)先的市場(chǎng)調查公司 IBS 公司總裁 Handel Jones 說(shuō)?!百愳`思一直以來(lái)都是率先在市場(chǎng)上采用前沿技術(shù),并將在 65nm 工藝上延續這一傳統。這毫無(wú)疑問(wèn)地鞏固了其在 PLD 市場(chǎng)的競爭優(yōu)勢和實(shí)質(zhì)性領(lǐng)導地位,并將進(jìn)一步推動(dòng)其在價(jià)值 220 億美元 的ASIC/ASSP 市場(chǎng)中的成長(cháng)?!?

提供早期試用軟件
一些特定的客戶(hù)和合作伙伴已在今年初收到早期試用軟件 (early access software),以開(kāi)始對下一代 Virtex FPGA 進(jìn)行評估和設計。 “Mercury 正通過(guò)使用早期試用設計工具,在應用下一代 Virtex FPGA的多個(gè)方面取得進(jìn)展,”Mercury Computer Systems 公司咨詢(xún)工程師兼技術(shù)官 Shep Siegel 說(shuō)?!凹词故窃谶@種早期階段,工藝的優(yōu)勢、結構的發(fā)展和工具的成熟這三者的結合,已產(chǎn)生了令人矚目的結果?!?
    “該系列的容量和性能令人驚異,我們非常興奮能通過(guò)我們的 Synplify 產(chǎn)品系列中提供了對賽靈思早期試用客戶(hù)的直接支持,”Synplicity 公司 FPGA 產(chǎn)品營(yíng)銷(xiāo)主管 Jeff Garrison 說(shuō)?!拔覀兏械较乱淮?nbsp;Virtex 將為可編程邏輯在更廣闊的領(lǐng)域得到應用開(kāi)啟了大門(mén)?!?

供貨情況
    賽靈思已按照其早期試用計劃向試用客戶(hù)提供了軟件,并將于 2006 年下半年全面供貨。如需了解更多信息,請聯(lián)系賽靈思銷(xiāo)售代表:www.xilinx.com/cn/company/sales/sales_offices.htm。


關(guān)鍵詞: VIRTEX FPGA XILINX 模擬技術(shù)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>