<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> dds+pll

ISA總線(xiàn)實(shí)現多路同步DDS信號源設計

  • ISA總線(xiàn)實(shí)現多路同步DDS信號源設計, 直接數字式頻率合成器以其極高的頻率分辨率、極短的頻率轉換時(shí)間、相位精確可調、設備結構簡(jiǎn)單、易集成、體積小及成本低等優(yōu)點(diǎn)，在高分辨雷達系統、寬帶擴頻通信系統以及現代測控系統中得到廣泛的應用。為了便于信息
  • 關(guān)鍵字： 信號源  設計  DDS  同步  總線(xiàn)  實(shí)現  ISA  

基于FPGA的DDS勵磁恒流源設計

  • 目前勵磁電源信號發(fā)生部分通常采用直接頻率合成技術(shù)，主要功能電路由壓控振蕩器(VCO)、倍頻器、分頻器、混頻...
  • 關(guān)鍵字： DDS  勵磁恒流源  

基于DDS+PLL技術(shù)的頻率合成器的設計

  • 基于DDS+PLL技術(shù)的頻率合成器的設計,摘要：介紹了一種頻率合成技術(shù)的設計與實(shí)現，基于DDS與PLL的技術(shù)產(chǎn)生高頻信號頻率。該頻率合成器由高性能DDS芯片AD9852與鎖相環(huán)芯片ADF4360-7構成。該方案控制簡(jiǎn)單、編程靈活、可靠性高，且產(chǎn)生的信號具有輸出頻率高
  • 關(guān)鍵字： 合成器  設計  頻率  技術(shù)  DDS  PLL  基于  

基于DDS的勵磁恒流源設計

  • 摘要 針對某型磁性材料性能測試儀激勵恒流源的具體要求，采用了基于直接數字頻率合成技術(shù)的信號發(fā)生器設計方法，重點(diǎn)研究了由FPGA設計DDS信號發(fā)生器的系統設計原理、硬件構成，以及在Quartus開(kāi)發(fā)環(huán)境下。采用硬件描述
  • 關(guān)鍵字： 設計  勵磁  DDS  基于  

一種新的實(shí)現DDS的AVR信號發(fā)生器(原理圖和PCB圖)

  • 一種新的實(shí)現DDS的AVR信號發(fā)生器(原理圖和PCB圖),這是一個(gè)AVR DDS信號發(fā)生器V2.0新的實(shí)施，已經(jīng)在scienceprog.com出版。 很明顯，對于原原理圖和固件完全歸功于它的原創(chuàng )者。這里呈現的是一個(gè)不同的PCB，結構緊湊，單只通孔，便于建筑構件片面的。函數發(fā)生器有兩個(gè)BN
  • 關(guān)鍵字： 原理  PCB  信號發(fā)生器  AVR  DDS  實(shí)現  

ADI 新型 PLL 頻率合成器問(wèn)世

  • Analog Devices, Inc. (ADI)，全球領(lǐng)先的高性能信號處理解決方案和 RF IC 供應商，最近推出一款用于無(wú)線(xiàn)通信系統的 PLL（鎖相環(huán)）頻率合成器 ADF4351，它實(shí)現了集成度、性能、靈活性與頻率范圍的業(yè)界最佳組合。就單個(gè) RF器件而言，它支持最寬的連續頻率范圍。
  • 關(guān)鍵字： ADI  PLL  

GPS接收機載波跟蹤環(huán)路解決方案

  • 0引言隨著(zhù)GPS衛星應用產(chǎn)業(yè)化進(jìn)程的逐步發(fā)展，對導航接收機關(guān)鍵技術(shù)的攻關(guān)必將縮短衛星導航終端產(chǎn)品的研發(fā)...
  • 關(guān)鍵字： GPS接收機  載波跟蹤  Matlab  FLL  PLL  

基于單片機和DDS的高精度頻率信號實(shí)現

  • 介紹了專(zhuān)用DDS芯片AD9854的特性和工作原理，敘述了利用該芯片設計高精度頻率信號發(fā)生器的簡(jiǎn)易方法，并給出了MCS51系列單片機與AD9854的硬件接口設計和軟件編程方法。關(guān)鍵詞：DDS，AD9854，信號發(fā)生器 高精度的頻率信
  • 關(guān)鍵字： 信號  實(shí)現  頻率  高精度  單片機  DDS  基于  

基于DDS的程控信號發(fā)生器設計

  • 摘要：采用了直接數字頻率合成技術(shù)(DDS)和計算機控制技術(shù)，選擇美國Analog Devices公司的高度集成DDS芯片AD9851和AT89S52單片機作為控制器件，設計了一種基于DDS的程控信號發(fā)生器。用C語(yǔ)言進(jìn)行了軟件應用設計。實(shí)驗結
  • 關(guān)鍵字： 設計  信號發(fā)生器  程控  DDS  基于  

基于DDS技術(shù)三相功率可控PWM信號的FPGA實(shí)現

  • 摘要：本文利用FPGA和DDS技術(shù)實(shí)現了高精度、高分辨率的三相PWM脈沖信號，并通過(guò)AGC程控放大技術(shù)實(shí)現對PWM信號的功率可控。本設計具有控制靈活，輸出頻率穩定和范圍寬等優(yōu)點(diǎn)，具有廣闊的應用價(jià)值。
    關(guān)鍵詞：現場(chǎng)可
  • 關(guān)鍵字： FPGA  DDS  PWM  三相功率    

用于A(yíng)D9834 波形發(fā)生器(DDS)的幅度控制電路

  • 電路功能與優(yōu)勢 圖 1所示電路提供一種簡(jiǎn)單的方法， 可控制 75 MHz低功耗(20 mW)波形發(fā)生器(DDS) AD9834的 ...
  • 關(guān)鍵字： 實(shí)驗室電路  AD9834  DDS  

基于FPGA和DDS技術(shù)的軟件無(wú)線(xiàn)電可控數字調制器的

  • 0引言軟件無(wú)線(xiàn)電是在無(wú)線(xiàn)通信領(lǐng)域提出的一種新的通信系統體系結構，其核心思想是以開(kāi)放性、標準化、模...
  • 關(guān)鍵字： 軟件無(wú)線(xiàn)電  DDS  

基于CORDIC改進(jìn)算法的DDS設計

  • 傳統DDS是由美國學(xué)者Tierney等提出，采用查找表結構實(shí)現，很難滿(mǎn)足數字信號處理領(lǐng)域中高精度、高分辨率、實(shí)時(shí)...
  • 關(guān)鍵字： CORDIC  DDS  

用于以太網(wǎng)物理層時(shí)鐘同步PLL的VCO設計

  • 摘要：研究了一種基于以太網(wǎng)物理層時(shí)鐘同步的高帶寬低噪聲壓控振蕩器(VCO)，該VCO采用交叉耦合的電流饑餓型環(huán)形振蕩器，通過(guò)級聯(lián)11級環(huán)路電路和改善其控制電壓變換電路，優(yōu)化了VCO的輸出頻率范圍以及降低了輸出時(shí)鐘的
  • 關(guān)鍵字： PLL  VCO  設計  同步  時(shí)鐘  以太網(wǎng)  物理  用于  
共391條 16/27 |‹ « 14 15 16 17 18 19 20 21 22 23 » ›|

dds+pll介紹

您好，目前還沒(méi)有人創(chuàng )建詞條dds+pll!
歡迎您創(chuàng )建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>