用于以太網(wǎng)物理層時(shí)鐘同步PLL的VCO設計

摘要：研究了一種基于以太網(wǎng)物理層時(shí)鐘同步的高帶寬低噪聲壓控振蕩器(VCO)，該VCO采用交叉耦合的電流饑餓型環(huán)形振蕩器，通過(guò)級聯(lián)11級環(huán)路電路和改善其控制電壓變換電路，優(yōu)化了VCO的輸出頻率范圍以及降低了輸出時(shí)鐘的相位噪聲，完全滿(mǎn)足以太網(wǎng)物理層芯片時(shí)鐘電路的性能指標?；赥SMC 3．3 V 0．25 μm CMOS工藝的仿真結果表明，中心頻率為250 MHz時(shí)，壓控增益為300 MHz／V，其線(xiàn)性區覆蓋范圍是60～480 MHz，在偏離中心頻率600 kHz處的相位噪聲為-108 dBc。
關(guān)鍵詞：VCO；環(huán)形振蕩器；電流饑餓型；時(shí)鐘同步

0 引言
在以太網(wǎng)中，物理層芯片(Physical Layer Interface Devices，PHY)是將各網(wǎng)元連接到物理介質(zhì)上的關(guān)鍵部件。負責完成互連參考模型(OSI)第I層中的功能，即為鏈路層實(shí)體之間進(jìn)行位傳輸提供物理連接所需的機械、電氣、光電轉換和規程手段。其功能包括建立、維護和拆除物理電路，實(shí)現物理層比特(bit)流的透明傳輸等。物理層包括4個(gè)功能層和兩個(gè)上層接口。兩個(gè)上層接口為物理介質(zhì)無(wú)關(guān)層接口(MII)和物理介質(zhì)相關(guān)層接口(MDI)，在MII的上層是邏輯數據鏈路層(DLL)，而MDI的下層則直接與傳輸介質(zhì)相連。而這些子層的正常工作都離不開(kāi)一個(gè)穩定精確的時(shí)鐘同步信號。PLL在物理層芯片的時(shí)鐘同步應用中，要求其輸出時(shí)鐘帶寬覆蓋范圍廣，電壓控制頻率線(xiàn)性度好，頻譜純度高。在PLL設計過(guò)程中，VCO是最為關(guān)鍵的設計環(huán)節，其性能將直接決定PLL的設計工作質(zhì)量。近年來(lái)，VCO相位噪聲得到越來(lái)越深入的研究，各種低噪聲VCO結構不斷涌現，文獻中提到的交叉耦合電流饑餓型VCO便是其中一種。電流饑餓是指電路單元的電流受到電流源的鉗制而不能達到其應有的最大值。本文在其基礎上采用了一種有效控制電壓變換電路，保證原有電路優(yōu)點(diǎn)的同時(shí)擴展了線(xiàn)性度，提高抗噪聲能力，有效降低了相位噪聲。

1 VCO延遲單元工作原理
圖1所示為電流饑餓型VCO中的單級結構。PNP管M1和NPN管M2是延遲單元的組成部分，Ictrl是用于控制電容的放電電流Id1和充電電流Id2，他們是構成環(huán)形振蕩器的每一級。Ictrl控制著(zhù)流過(guò)M1管和M2管的電流，所以由M1管和M2管構成的延遲單元處于電流饑餓狀態(tài)。每一級遲單元處于電流饑餓狀態(tài)。每一級的電流都由同一個(gè)電流源所鏡像，所以Id1=Id2同時(shí)電流大小由輸入控制電流Ictrl控制。

反相延遲主要是2個(gè)原因：一個(gè)是RC的充電時(shí)間；另一個(gè)是反相器的預置電壓。而這2個(gè)延遲時(shí)間的產(chǎn)生都是可以通過(guò)調整寬長(cháng)比來(lái)實(shí)現。環(huán)形反相的次數必須是奇數，這樣電路才不會(huì )鎖定導致振蕩失敗。而差動(dòng)結構的振蕩器級電路數可以是偶數，只要將其中的一級接成不反相的。這種靈活性是差動(dòng)電路優(yōu)于單端電路的一個(gè)優(yōu)點(diǎn)。