<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld／ppga

低功耗MAX II CPLD

  • Altera 的 MAX? II CPLD 系列自從推出以來(lái)，在低功耗應用上大展身手，特別是新的零功耗 MAX IIZ ，它的動(dòng)態(tài)功耗和待機功耗都是業(yè)界最低的。 Altera新的零功耗 MAX IIZ CPLD ，在 CPLD 業(yè)界實(shí)現了最低的靜態(tài)和動(dòng)態(tài)功耗。 Altera? CPLD 能夠幫助您提高性能，同時(shí)降低功耗。
  • 關(guān)鍵字： Altera  低功耗  MAXII  CPLD  

CPLD MAX II低成本架構

  • 基于極具突破性的新型CPLD架構，MAX? II器件重新定義了CPLD的價(jià)值定位。傳統意義上，CPLD由基于宏單元的邏輯陣列塊（LAB）和特定的全局布線(xiàn)矩陣組成。對于基于宏單元的構架，隨著(zhù)邏輯密度的增加，布線(xiàn)區域呈指數性增長(cháng)，因此當密度大于512宏單元時(shí)，該架構不具有高效的可升級性。
  • 關(guān)鍵字： 架構  CPLD  Max  

MAX II CPLD應用手冊

  • 無(wú)論是設計通信、消費、計算機或工業(yè)應用，MAX?II器件都能夠為成本和功率受限的控制通道應用提供所需的功能。MAX II更低的價(jià)格，更低的功率和更大的容量使其成為復雜控制應用的理想方案，包括以往不可能在CPLD中實(shí)現的新應用。MAX II器件采用了全新 CPLD體系結構，比以往的MAX器件有重大改進(jìn)。
  • 關(guān)鍵字： 應用手冊  CPLD  

基于CPLD/FPGA的出租車(chē)計費系統

  • 介紹了出租車(chē)計費器系統的組成及工作原理，簡(jiǎn)述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實(shí)現過(guò)程。論述了車(chē)型調整模塊、計程模塊、計費模塊、譯碼動(dòng)態(tài)掃描模塊等的設計方法與技巧。
  • 關(guān)鍵字： CPLD／PPGA  硬件描述語(yǔ)言  出租車(chē)計費器  MAX+PLUS軟件  數字系統  

用MAX＋PLUSⅡ開(kāi)發(fā)Altera CPLD

  • 介紹利用MAX＋PLUSⅡ軟件對Altera公司的CPLD進(jìn)行圖形設計、編譯以及在系統編程的基本方法和步驟。
  • 關(guān)鍵字： PlusⅡ軟件  CPLD  在線(xiàn)編程  Max  

CPLD芯片選型（四）

  • 目前，世界上兩大可編程邏輯芯片制造廠(chǎng)商Lattice、Vantis 強強聯(lián)手，其ispLSI 系列和MACH 系列CPLD 產(chǎn)品具有集成度高、速度快、可靠性強等特點(diǎn)，代表著(zhù)該領(lǐng)域的很高水平，并且有著(zhù)豐富的軟件支持，是可編程器件的首選產(chǎn)品之一。
  • 關(guān)鍵字： 可編程邏輯  Lattice  Vantis  CPLD  MACH系列  ispLSI系列  

CPLD芯片選型（三）

  • Xilinx CoolRunner 系列CPLD器件分CoolRunner-Ⅱ系列和CoolRunner XPLA 3系列器件。1999年8月，Xilinx收購了Philips的CoolRunner生產(chǎn)線(xiàn)并開(kāi)始提供XPLA（eXtenden Programmable Logic Array，加強型可編程邏輯陣列）系列器件
  • 關(guān)鍵字： Xilinx  CoolRunner  CPLD  

CPLD芯片選型（二）

  • Xilinx CPLD 器件可使用 Foundation 或 ISE 開(kāi)發(fā)軟件進(jìn)行開(kāi)發(fā)設計，也可使用專(zhuān)門(mén)針對 CPLD 器件的 Webpack 開(kāi)發(fā)軟件進(jìn)行設計。XC9500系列器件分XC9500 5V器件、XC9500XL 3.3V器件和XC9500XV 2.5V器件3種類(lèi)型，XC9500系列可提供從最簡(jiǎn)單的PAL綜合設計到最先進(jìn)的實(shí)時(shí)硬件現場(chǎng)升級的全套解決方案。
  • 關(guān)鍵字： Xilinx  XC9500  CPLD  

CPLD芯片選型（一）

  • 經(jīng)過(guò)幾十年的發(fā)展，全球各大開(kāi)發(fā)商和供貨商都開(kāi)發(fā)出了多種可編程邏輯器件 . 比較典型的就是 Xilinx 公司的 FPGA 器件和 Altera 公司的 CPLD 器件系列，他們開(kāi)發(fā)較早，占有大部分市場(chǎng)?在歐洲用 Xilinx 的人多，而 Altera 公司占有日本和亞太地區的大部分市場(chǎng)，在美國則是平分秋色。
  • 關(guān)鍵字： Xilinx  Altera  芯片  選型  CPLD  

FPGA/CPLD 的設計思想與技巧

  • FPGA/CPLD 的設計思想與技巧是一個(gè)非常大的話(huà)題，由于篇幅所限，本文僅介紹一些常用的設計思想與技巧，包括乒乓球操作、串并轉換、流水線(xiàn)操作和數據接口的同步方法。希望本文能引起工程師們的注意，如果能有意識地利用這些原則指導日后的設計工作，將取得事半功倍的效果！
  • 關(guān)鍵字： 設計思想  FPGA  CPLD  

CPLD/FPGA技術(shù)及電子設計自動(dòng)化

  • 電子設計自動(dòng)化（EDA）的實(shí)現是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現的，其特點(diǎn)是具有用戶(hù)可編程的特性。利用PLD/FPGA，電子系統設計工程師可以在實(shí)驗室中設計出專(zhuān)用IC，實(shí)現系統的集成，從而大大縮短了產(chǎn)品開(kāi)發(fā)、上市的時(shí)間，降低了開(kāi)發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復編程或在線(xiàn)動(dòng)態(tài)重構特性，使硬件的功能可象軟件一樣通過(guò)編程來(lái)修改，不僅使設計修改和產(chǎn)品升級變得十分方便，而且極大地提高了電子系統的靈活性和通用能力。
  • 關(guān)鍵字： 可編程邏輯器件  FPGA  CPLD  電子設計  靈活性  

基于CPLD的電子存包系統的設計與實(shí)現

  • 近年來(lái),隨著(zhù)信息科技的發(fā)展,電子存包系統由于其安全性高、可靠性高、方便快捷等特點(diǎn),在車(chē)站碼頭、超市、圖書(shū)館、賓館、游泳館、俱樂(lè )部等公共場(chǎng)所及機關(guān)、企事業(yè)單位文件檔案管理等部門(mén)得到了廣泛的應用,有著(zhù)廣闊的市場(chǎng)前景。
  • 關(guān)鍵字： CPLD  

什么是CPLD

  • CPLD（Complex Programmable Logic Device）是Complex PLD的簡(jiǎn)稱(chēng),一種較PLD為復雜的邏輯元件。CPLD是一種用戶(hù)根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開(kāi)發(fā)軟件平臺，用原理圖、硬件描述語(yǔ)言等方法，生成相應的目標文件，通過(guò)下載電纜（“在系統”編程）將代碼傳送到目標芯片中，實(shí)現設計的數字系統。
  • 關(guān)鍵字： CPLD  

全面剖析SOPC

  • SOPC一詞主要是源自Altera, 其涵義是因為目前CPLD/FPGA的容量愈來(lái)愈大, 性能愈來(lái)愈好, 加上價(jià)格下跌的推波助瀾之下, 以往ASIC產(chǎn)品才能具有的 SoC觀(guān)念, 也能移植到CPLD/FPGA上, 并且因為CPLD/FPGA的可編程(Programmable)能力, 使得CPLD/FPGA不僅能實(shí)現一個(gè)高復難度的系統, 而且還能快速改變系統的特性. 類(lèi)似的觀(guān)念也鑒于Xilinx的Platform FPGA.
  • 關(guān)鍵字： SOPC  CPLD  FPGA  

FPGA最小系統之：最小系統電路分析

  • FPGA的管腳主要包括：用戶(hù)I/O（User I/O）、配置管腳、電源、時(shí)鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
  • 關(guān)鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統  
共775條 3/52 « 1 2 3 4 5 6 7 8 9 10 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>