基于CPLD/FPGA的出租車(chē)計費系統

摘要： 介紹了出租車(chē)計費器系統的組成及工作原理，簡(jiǎn)述了在EDA平臺上用單片CPLD器件構成該數字系統的設計思想和實(shí)現過(guò)程。論述了車(chē)型調整模塊、計程模塊、計費模塊、譯碼動(dòng)態(tài)掃描模塊等的設計方法與技巧。

關(guān)鍵詞： CPLD／PPGA 硬件描述語(yǔ)言 出租車(chē)計費器 MAX+PLUS軟件 數字系統

隨著(zhù)EDA技術(shù)的高速發(fā)展，電子系統的設計技術(shù)和工具發(fā)生了深刻的變化，大規?？删幊踢壿嬈骷﨏PLD／FPGA的出現，給設計人員帶來(lái)了諸多方便。利用它進(jìn)行產(chǎn)品開(kāi)發(fā)，不僅成本低、周期短、可靠性高，而且具有完全的知識產(chǎn)權。本文介紹了一個(gè)以Altera公司可編程邏輯芯片EPM7128SLC84-15為控制核心、附加一定外圍電路組成的出租車(chē)計費器系統。

1 系統組成

基于CPLD／FPGA的出租車(chē)計費器的組成如圖1所示。各部分主要功能如下：(1)A計數器對車(chē)輪傳感器送來(lái)的脈沖信號進(jìn)行計數(每轉一圈送一個(gè)脈沖)。不同車(chē)型的車(chē)輪直徑可能不一樣，通過(guò)“設置1”對車(chē)型做出選擇，以實(shí)現對不同車(chē)輪直徑的車(chē)進(jìn)行調整。(2)B計數器對百米脈沖進(jìn)行累加，并輸出實(shí)際公里數的BCD碼給譯碼動(dòng)態(tài)掃描模塊。每計滿(mǎn)500送出一個(gè)脈沖給C計數器。“設置2”實(shí)現起步公里數預制。(3)C計數器實(shí)現步長(cháng)可變(即單價(jià)可調)的累加計數，每500米計費一次。“設置3”用來(lái)完成超價(jià)加費、起步價(jià)預制等。(4)譯碼／動(dòng)態(tài)掃描將路程與費用的數值譯碼后用動(dòng)態(tài)掃描的方式驅動(dòng)數碼管。(5)數碼管顯示將公里數和計費金額均用四位LED數碼管顯示(三位整數，1位小數)。

2 功能模塊設計

出租車(chē)計費器由車(chē)型調整模塊、計程模塊、計費模塊、譯碼動(dòng)態(tài)及掃描等模塊組成，整個(gè)系統采用模塊化設計，首先用VHDL編寫(xiě)功能模塊，然后用頂層原理圖將各功能模塊連接起來(lái)。

2．1 車(chē)型調整模塊

出租車(chē)車(chē)型并非單一，各個(gè)車(chē)型的輪胎直徑亦有所不同。據調查統計，現行出租車(chē)輪胎直徑大致有四種，直徑分別為520mm、540mm、560mm和580mm。若要使不同車(chē)型的出租車(chē)每行駛一百米均送出一個(gè)脈沖，可通過(guò)設置“可預制分頻器”的系數來(lái)完成。根據上述車(chē)輪直徑計算出的分頻系數分別為61、59、57和55。預制數據受兩個(gè)車(chē)型設置開(kāi)關(guān)控制，DIP開(kāi)關(guān)狀態(tài)與車(chē)輪直徑對應關(guān)系如表1所示(表中“1”為高電平，“0”為低電平)。

表1 車(chē)型設置

在參數預制中，使用With_Select語(yǔ)句(查表法)做分頻選擇：

with cartype select

typecounter=“111101”when“00”， --520mm

“111011”when“01”， --540mm

“111001”when“10”， ——560mm

“111000”when“11”， --580mm

“000000”when others；

分頻器采用的是加法分頻電路，其占空比可通過(guò)datal(x)進(jìn)行調整，并且分頻器帶有“開(kāi)始”／“清零”端(高電平清零)。時(shí)序仿真波形如圖2所示。從圖中可以看出，對于設置開(kāi)關(guān)為“10”的車(chē)型，當第57個(gè)脈沖到來(lái)時(shí)，該模塊oclk端從高變低，輸出一低電平信號。車(chē)型調整模塊(以下簡(jiǎn)稱(chēng)FP)封裝見(jiàn)圖4。

2．2 計程模塊

計程模塊是一個(gè)模為10、步長(cháng)為1的加法計數器。該模塊可以預制參數，使其實(shí)際計數值大于預制數值后，每500米送出一個(gè)脈沖，并將計數值送譯碼動(dòng)態(tài)掃描模塊進(jìn)行顯示。預制參數采用非壓縮BCD碼，所以在計數器設計時(shí)必須將二進(jìn)制1010至1111六個(gè)狀態(tài)跳過(guò)去。在VHDL程序中，用IF語(yǔ)句來(lái)實(shí)現。

if km(3 downto 0)＝“1001”then km：＝km+“0111”：

else km：＝kin+1；

end if；

計程模塊也帶有“開(kāi)始”／“清零”端。參數預制同樣使用With_Select語(yǔ)句。“起步里程”和“開(kāi)關(guān)設置”對應關(guān)系如表2所示。計程模塊(以下簡(jiǎn)稱(chēng)MILE)封裝見(jiàn)圖4。

表2 起步里程設置

2．3 計費模塊

計費模塊是一個(gè)模為10、步長(cháng)可變的加法計數器。該模塊通過(guò)開(kāi)關(guān)量預制步長(cháng)，當超過(guò)一定預制參數時(shí)改變步長(cháng)。計費模塊也采用非壓縮BCD碼，但因步長(cháng)不為1，所以在做非壓縮BCD加法時(shí)必須調整，否則可能導致在超過(guò)或未超過(guò)預置參數時(shí)出現超程錯誤。這里采用模仿微機的AF標志位，在其設立一個(gè)半進(jìn)位標志，當累加和大于9或半進(jìn)位標志為“1”時(shí)，對累加和進(jìn)行調整。

if datal(3 downto 0)>9 or datal(4)＝‘1'then

datal(3 downto 0)：＝datal(3 downto 0)＋“0110”；

datal(8 downto 5)：＝datal(8 downto 5)＋1；

end if；

其中，data(4)為半進(jìn)位標志。“起步價(jià)格”和“超價(jià)加費”設置參數分別如表3和表4所示。計費模塊(以下簡(jiǎn)稱(chēng)MONEY)封裝見(jiàn)圖4。

表3 起步價(jià)格設置

表4 超價(jià)加費設置

2．4 顯示模塊

顯示模塊由七段LED數碼管譯碼和動(dòng)態(tài)掃描顯示兩部分組成。

2．4．1 七段LED數碼管譯碼

本次設計采用的是共陰極七段數碼管，根據16進(jìn)制數和七段顯示段碼表的對應關(guān)系，用VHDL的With_Select或When_Else語(yǔ)句可方便實(shí)現它們的譯碼。

2．4．2 動(dòng)態(tài)掃描顯示

動(dòng)態(tài)掃描是利用人眼的視覺(jué)暫留原理，只要掃描頻率不小于24Hz，人眼就感覺(jué)不到顯示器的閃爍。本系統24Hz的掃描脈沖由相應的外圍電路提供。動(dòng)態(tài)掃描電路設計的關(guān)鍵在于位選信號要與顯示的數據在時(shí)序上一一對應，因此電路中必須提供同步脈沖信號。這里采用八進(jìn)制計數器提供同步脈沖，VHDL程序段如下：

cIkl_label：PROCESS(scp)

BEGIN

IF scp'vent and scp=‘1'THEN count=count+1；

END IF；

END PROCESS clkl_label；

顯示數據的選擇由計數器控制，VHDL程序段如下：

temp=counterl when count=“000”else．．．

counter4 when count=“011”else

milel when count=“100”else．．．

mile4 when count=“111”；

位選信號時(shí)序仿真如圖3所示。從時(shí)序仿真圖和上述程序可以看出，位選信號和要顯示的數據實(shí)現了同步。

動(dòng)態(tài)掃描電路中小數點(diǎn)的顯示無(wú)法在譯碼電路中完成。由于小數點(diǎn)的位置是固定的，因此可由計數器提供的同步信號產(chǎn)生另一信號控制DP。VHDL程序實(shí)現如下：

if (count：“101”or count=“001”)then data(0)＝‘1'；

else data(0)＝‘0'；

end if；

顯示模塊(以下簡(jiǎn)稱(chēng)SHOW)封裝見(jiàn)圖4。此模塊中應用了兩個(gè)過(guò)程，在過(guò)程內程序順序執行，其中第一個(gè)過(guò)程觸發(fā)第二個(gè)過(guò)程。

3 系統綜合

3．1 模塊聯(lián)調

各個(gè)功能子模塊設計完成后，利用MAXPLUSⅡ的圖形編輯器(Graphic Editor)將各功能子模塊(．sym)進(jìn)行連接。由于MILE模塊中存在毛刺，故不能直接與后級相連，通過(guò)對輸出脈沖信號加門(mén)電路延時(shí)，再與原始信號相“與”的方法即可消除毛刺。系統頂層原理圖如圖4所示。

芯片管腳定義可以直接用編輯．pin文件或在Floor—Plan Editor下進(jìn)行。完成管腳定義后選擇器件(EPM7128SIC84—15)，編譯后生成．sof、．pof及報告文件．rpt。查看報告文件可得到器件管腳的利用情況及器件內部資源的使用情況。通過(guò)更換適當的器件使其資源配置達到最優(yōu)。選擇器件的一般原則是系統所使用的資源不要超過(guò)器件資源的80％，若超過(guò)90％，系統功耗將增大，工作不穩定。從本次設計器件部分報告中得知：輸入、輸出管腳各用16只，芯片資源利用率僅為51％，具有較大的擴展空間。

3．2 硬件設計說(shuō)明

本次設計的出租車(chē)計費器計數脈沖CP來(lái)自車(chē)輪轉速傳感器(干簧管)，脈沖經(jīng)器件內部整形后送計數器；動(dòng)態(tài)掃描脈沖由外圍電路給出；系統使用整流、濾波、降壓后的出租車(chē)電源供電；由于CPLD／FPGA的驅動(dòng)能力有限，為了增強數碼管的亮度，提高系統的可靠性，設計中在LED驅動(dòng)和位驅動(dòng)上分別增加了電流驅動(dòng)器件ULN2803和2SCl015。

現場(chǎng)實(shí)驗表明：該計費器實(shí)現了按預制參數自動(dòng)計費(最大計費金額為999．9元)、自動(dòng)計程(最大計程公里數為999．9公里)等功能；能夠實(shí)現起步價(jià)、每公里收費、車(chē)型及加費里程的參數預制(如：起步價(jià)5．00元；3公里后，1．20元／公里；計費超過(guò)15．00元，每公里加收50％的車(chē)費等)，且預置參數可調范圍大。由于采用了CPLD／FPGA大規?？删幊踢壿嬈骷?，整機功耗小、抗干擾能力強、系統穩定、工作可靠、升級方便。另外，根據實(shí)際需要，系統可方便地增加以下功能：①通過(guò)芯片內部編程增加時(shí)鐘功能(器件內部資源足夠)，既可為司機和乘客提供方便，又能為夜間行車(chē)自動(dòng)調整收費標準提供參考；②用CPLD／FPGA的輸出引線(xiàn)控制語(yǔ)音芯片，可向乘客發(fā)出問(wèn)候語(yǔ)、提醒乘客告訴司機所要到達的地點(diǎn)、報出應收繳的費用等