<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/ppga

基于計算機總線(xiàn)的CPLD加密電路設計

  • 隨著(zhù)軟件產(chǎn)品的廣泛應用,對軟件的知識產(chǎn)權保護也開(kāi)始重要。軟件產(chǎn)品通過(guò)系列號碼加密,每一個(gè)軟件均有唯一的產(chǎn)品系列號碼。軟件產(chǎn)品配置加密電路板后,軟件產(chǎn)品和該產(chǎn)品軟件加密板同時(shí)售出,用戶(hù)在使用時(shí)一套軟件要配備一塊加密板,通過(guò)控制加密板,就可以保證軟件產(chǎn)品安全。
  • 關(guān)鍵字: 知識產(chǎn)權保護  加密電路板  CPLD  

基于CPLD的電子秤邏輯接口設計

  • 借助EDA工具軟件設計了一個(gè)邏輯控制部件,解決了CPU尋址空間不足、接口功能不全等問(wèn)題。此基于CPLD的可重構硬件數字平臺具有可移植性,使CPU對外接器件近似透明,在更換其他類(lèi)型CPU后,僅做少量軟件和硬件修改即可升級成為新系統。
  • 關(guān)鍵字: 邏輯控制  EDA  CPLD  電子秤  

基于CPLD的16位高精度數字電壓表設計

  • 傳統的數字電壓表多以單片機為控制核心,采用CPLD進(jìn)行產(chǎn)品開(kāi)發(fā),可以靈活地進(jìn)行模塊配置,大大縮短了開(kāi)發(fā)周期,也有利于數字電壓表向小型化、集成化的方向發(fā)展。
  • 關(guān)鍵字: 電壓表  控制核心  CPLD  

CPLD在高速數據采集系統中的應用

  • CPLD是復雜的PLD,專(zhuān)指那些集成規模大于1000門(mén)以上的可編程邏輯器件。它由與陣列、或陣列、輸入緩沖電路、輸出宏單元組成,具有門(mén)電路集成度高、可配置為多種輸入輸出形式、多時(shí)鐘驅動(dòng)、內含ROM或FLASH(部分支持在系統編程)、可加密、低電壓、低功耗以及支持混合編程技術(shù)等突出特點(diǎn)。而且CPLD的邏輯單元功能強大,一般的邏輯在單元內均可實(shí)現,因而其互連關(guān)系簡(jiǎn)單,電路的延時(shí)就是單元本身和集總總線(xiàn)的延時(shí)(通常在數納秒至十數納秒),并且可以預測。所以CPLD比較適合于邏輯復雜、輸入變量多但對觸發(fā)器的需求量相對較
  • 關(guān)鍵字: 高速  數據采集  CPLD  

基于CPLD器件的單穩態(tài)脈沖展寬電路

  • 在數字電路設計中,當需要將一輸入的窄脈沖信號展寬成具有一定寬度和精度的寬脈沖信號時(shí),往往很快就想到利用54HC123或54HC4538等單穩態(tài)集成電路。這一方面是因為這種專(zhuān)用單穩態(tài)集成電路簡(jiǎn)單、方便;另一方面是因為對輸出的寬脈沖信號的寬度、精度和溫度穩定性的要求不是很高。當對輸出的寬脈沖信號的寬度、精度和溫度穩定性的要求較高時(shí),采用常規的單穩態(tài)集成電路可能就比較困難了。眾所周知,專(zhuān)用單穩態(tài)集成電路中的寬度定時(shí)元件R、C是隨溫度、濕度等因素變化而變化的,在對其進(jìn)行溫度補償時(shí),調試過(guò)程相當繁瑣,而且,電路工作
  • 關(guān)鍵字: 單穩態(tài)  脈沖  CPLD  

基于A(yíng)D7892SQ和CPLD的數據采集系統

  • 0 引 言  本系統以AD7892SQ和CPLD(復雜可編程邏輯器件)為核心設計了一個(gè)多路信號采集電路,包括模擬多路復用、集成放大、A/D轉換,CPLD控制等。采用硬件描述語(yǔ)言V
  • 關(guān)鍵字: EDA  CPLD  FPGA  

分布式錄波器高精度同步時(shí)鐘信號的實(shí)現

  • 同步時(shí)鐘信號是分布式錄波器系統任務(wù)順利完成的關(guān)鍵。介紹一種利用可編程CPLD器件實(shí)現性能優(yōu)良的分布式同步信號源。通過(guò)高度集成,將IRIG-B(DC)解碼器以及系統的各種同步邏輯電路集成在一個(gè)MAXII570芯片中,構成一個(gè)高精度同步系統,從而達到最佳同步效果。
  • 關(guān)鍵字: 分布式同步邏輯  IRIG-B  CPLD  

雙通道邏輯控制高速實(shí)時(shí)數據采集系統的設計

  • 設計了一種全新構架的高性能數據采集系統。采用平衡式雙通道對稱(chēng)結構,可對32路輸入信號進(jìn)行靈活控制。系統中采用了高速A/D轉換器、大容量的FIFO SRAM、CPLD技術(shù)和PCI數據通信接口,實(shí)現了實(shí)時(shí)、高速的數據采集和處理。
  • 關(guān)鍵字: 高速實(shí)時(shí)數據采集  平衡式雙通道  CPLD  

基于A(yíng)RM和CPLD的高速數據采集系統設計(圖)

  • 數據采集系統是通過(guò)采樣電路將輸入的模擬信號轉換成離散信號,并送入CPU、MCU或DSP進(jìn)行處理?,F在流行的基于PCI總線(xiàn)設計的采集卡是數據采集系統的主流,其優(yōu)點(diǎn)是可以利用PCI總線(xiàn)的研究成果快速的開(kāi)發(fā)系統軟件,整體運行速度快,能夠實(shí)現實(shí)時(shí)采集實(shí)時(shí)處理。但在一些工業(yè)測控現場(chǎng)檢測大型設備時(shí),從現場(chǎng)到機房有一定的距離,模擬信號傳到安裝在PC內的PCI數據采集卡會(huì )有不同程度的衰減,且易受工業(yè)環(huán)境的干擾。而單純用由微控制器(MCU)為核心的數據采集系統時(shí),把數據采集器置于被監測的設備處,雖然可以避免模擬信號的衰減和
  • 關(guān)鍵字: 數據采集  ARM  μC/OS-II  CPLD  

在選用FPGA進(jìn)行設計時(shí)如何降低功耗

  • 傳統意義上,ASIC和CPLD是低功耗競爭中當仁不讓的贏(yíng)家。但是由于相對成本較高,且用戶(hù)對高端性能和額外邏輯的要求也越來(lái)越多,在低功耗應用中使用CPLD正在失去優(yōu)勢。ASIC也面臨相同的風(fēng)險。而例如FPGA這樣日益增長(cháng)的可編程半導體器件正逐步成為備受青睞的解決方案。
  • 關(guān)鍵字: 低功耗  ASIC  CPLD  可編程半導體器件  

可編程邏輯器件與單片機在雙控制器中的設計

  • 可編程邏輯器件的D觸發(fā)器資源非常有限,而且可編程邏輯器件在控制時(shí)序方面不如單片機那樣方便,很多不熟悉的應用者往往感到應用起來(lái)非常的困難。利用可編程邏輯器件和單片機構成的雙向通信控制器克服了兩者的缺點(diǎn),且把二者的長(cháng)處最大限度地發(fā)揮出來(lái)。
  • 關(guān)鍵字: 可編程邏輯器件  雙控制器  AT89C51  CPLD  單片機  

7種LED點(diǎn)陣顯示屏及其控制系統的設計與實(shí)現

  • LED點(diǎn)陣顯示屏是集微電子技術(shù)、計算機技術(shù)、信息處理技術(shù)于一體的大型顯示屏系統。它以其色彩鮮艷,動(dòng)態(tài)范圍廣,亮度高,壽命長(cháng),工作穩定可靠等優(yōu)點(diǎn)而成為眾多顯示媒體以及戶(hù)外作業(yè)顯示的理想選擇。目前,已經(jīng)被廣泛應用到軍事、車(chē)站、賓館、體育、新聞、金融、證券、廣告以及交通運輸等許多行業(yè)。
  • 關(guān)鍵字: LED點(diǎn)陣  控制系統  發(fā)光管  FPGA  CPLD  

基于CPLD的ST-BUS總線(xiàn)收發(fā)模塊設計與實(shí)現

  •   引言  現代電信系統已發(fā)展為一個(gè)龐大的綜合化數字網(wǎng)絡(luò ),除了提供傳統電話(huà)服務(wù)外,也提供多種數據接入服務(wù),其典型應用是為其它專(zhuān)用通信系統提供數據中繼服務(wù)。因E1信號接入方式簡(jiǎn)單,一般電信交換機都會(huì )預留部分E1接入端口以供專(zhuān)用通信系統使用。為滿(mǎn)足電信網(wǎng)接入要求并充分利用線(xiàn)路資源,E1終端子系統內部常采用ST-BUS總線(xiàn)對各路用戶(hù)數據進(jìn)行復接或解復接,并實(shí)現與E1信號的轉換??紤]到專(zhuān)用接口芯片針對某一種或幾種標準接口而設計,已無(wú)法滿(mǎn)足所有接口標準(尤其是新型接口標準)要求。為使各種接口都能與電信線(xiàn)路進(jìn)行數據交
  • 關(guān)鍵字: CPLD  ST-BUS  

Xilinx助力邁信成功推出POWERLINK主站

  • 基于賽靈思Zynq All Programmable SoC的解決方案幫助中國武漢邁信電氣技術(shù)有限公司大大降低了開(kāi)發(fā)難度,同時(shí)大幅加速了開(kāi)發(fā)進(jìn)程,使得中國武漢邁信電氣技術(shù)有限公司成為市場(chǎng)上POWERLINK主站的首家中國供應商。2013
  • 關(guān)鍵字:   FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  

FPGA雙雄公布季度財報數據顯示一片光明

  • FPGA供應商Altera和賽靈思近日陸續公布了健康的財務(wù)數據。Altera公司四季度銷(xiāo)售額為4.544億美元,環(huán)比增長(cháng)2%同比增長(cháng)3%。賽靈思則為5.87億美元,環(huán)比下降了2%,但是同比激增15%。“受益于Kintex 7系列產(chǎn)品的熱
  • 關(guān)鍵字: FPGA  IP  嵌入式  PLD  CPLD  SoC  數字信號處理  消費電子  FPGA  
共775條 6/52 |‹ « 4 5 6 7 8 9 10 11 12 13 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>