<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

FPGA設計中毛刺產(chǎn)生原因及消除

  • 毛刺問(wèn)題在FPGA設計中非常關(guān)鍵,只有深刻理解毛刺的本質(zhì),才有可能真正掌握設計的精髓,本文就FPGA設計中的毛刺問(wèn)題進(jìn)行了深入的探討,分析其產(chǎn)生的原因和條件,給出了幾種常用的消除方法,希望對FPGA設計者有一定的參考作用。
  • 關(guān)鍵字: 毛刺  同步脈沖  FPGA  

CPLD在無(wú)功補償控制儀鍵盤(pán)中的設計應用

  • 本控制儀以單片機80c196kc為核心,集無(wú)功補償、電度量計量、電能質(zhì)量監測及通信于一體,能實(shí)時(shí)顯示電網(wǎng)的各項參數,通過(guò)鍵盤(pán)可人工設定系統運行的參數。單片機外圍芯片PSD8XX及復雜可編程邏輯器件(CPLD)的使用不僅使系統的硬件電路簡(jiǎn)化,而且使系統的性能提高。本文將討論用CPLD來(lái)實(shí)現控制儀的鍵盤(pán)系統,給出了硬件電路和軟件設計方法。
  • 關(guān)鍵字: 鍵盤(pán)擴展  無(wú)功補償裝置  CPLD  

基于FPGA和PCI的AFDX終端接口卡設計

  • 航空電子全雙工交換式以太網(wǎng)(AFDX)是在商用以太網(wǎng)的基礎上經(jīng)過(guò)改進(jìn)實(shí)時(shí)性和可靠性建立起來(lái)的。依據ARINC664規范第7部分對終端接口卡時(shí)延和抖動(dòng)的性能要求,提出基于FPGA和PCI的AFDX終端接口卡的整體設計方案,對發(fā)送和接收模塊等關(guān)鍵模塊進(jìn)行了設計,并分析了PCI接口驅動(dòng)程序。測試結果表明,該接口卡實(shí)時(shí)性好、傳輸速率高、穩定可靠,符合AFDX協(xié)議標準。
  • 關(guān)鍵字: 全雙工交換式以太網(wǎng)  實(shí)時(shí)性  FPGA  

基于FPGA的測試控制板卡的設計與實(shí)現

  • 設計了一種以FPGA作為中心控制器件,配以多路模擬信號采集與輸出通道和多路數字信號輸入輸出通道,具有RS-232和RS-422串口通信功能的測試控制板卡。在Quartus 117.2編程平臺下,編輯了數據采集、處理和控制以及通信的硬件描述語(yǔ)言程序。經(jīng)應用測試,滿(mǎn)足二維平臺系統的技術(shù)要求,具有良好的穩定性和可升級性。
  • 關(guān)鍵字: 測試控制  模擬信號  FPGA  

基于FPGA的四通道視頻縮放引擎的研究及設計

  • 設計了一種可實(shí)現4路視頻信號縮放和幀率轉換的電路架構。視頻信號依次經(jīng)過(guò)縮小模塊、幀率轉換模塊以及放大模塊,有效地減少了幀率轉換對存儲器帶寬的需求。
  • 關(guān)鍵字: 幀率轉換  加權均值算法  FPGA  

基于FPGA的數字溫度測量?jì)x設計

  • 溫度測量?jì)x是一種常用的檢測儀器,文章中利用FPGA器件和DS18B20傳感器設計實(shí)現了一種數字溫度測量?jì)x,用于室溫的檢測。該測量?jì)x具有結構簡(jiǎn)單、抗干擾能力強、精確性高、轉換速度快、擴展性好等優(yōu)點(diǎn)。
  • 關(guān)鍵字: 溫度傳感器  VHDL  FPGA  

基于FGPA的數字密碼鎖設計

  • 設計選用FPGA芯片、4×4矩陣鍵盤(pán)、七段數碼管為主要硬件,設計了一種低功耗、體積小的密碼鎖,并在硬件上驗證了其可靠性。由于FPGA的靈活性,密碼長(cháng)度可根據寄存器個(gè)數而隨意改變,此設計在現代物聯(lián)網(wǎng)技術(shù)中將有廣泛應用。
  • 關(guān)鍵字: 電子鎖  狀態(tài)機  FPGA  

LTE上行DFT/IDFT的一種設計實(shí)現

  • MSL4163提供1MHz I2C串口,器件包括先進(jìn)的PWM引擎以及片上EEPROM等。主要用在電視和臺式電腦監視器、醫療、工業(yè)儀表和汽車(chē)音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應用電路、級聯(lián)連接電路。
  • 關(guān)鍵字: 3GPP協(xié)議  流水線(xiàn)結構  FPGA  

基于FPGA的級聯(lián)H橋多電平變流器CPS-PWM觸發(fā)脈沖快速生成

  • 提出一種基于現場(chǎng)可編程門(mén)陣列(FPGA)及不對稱(chēng)規則采樣的級聯(lián)H橋型變流器觸發(fā)脈沖的快速生成方法。詳細分析了基于不對稱(chēng)規則采樣的載波相移SPWM(CPS-SPWM)觸發(fā)脈沖的快速生成原理。重點(diǎn)介紹了基于FPGA的CPS-SPWM觸發(fā)脈沖快速生成的實(shí)現方法。理論分析和實(shí)驗結果表明,在既沒(méi)有增加采樣頻率,又沒(méi)有增加計算量的情況下,相對基于對稱(chēng)規則采樣的CPS-SPWM脈沖生成方法,該方法具有較快的生成速度,并可廣泛應用于DSTATCOM等高壓級聯(lián)H橋多電平變流器觸發(fā)脈沖的快速生成。
  • 關(guān)鍵字: 脈沖形成  CPS-SPWM技術(shù)  FPGA  

基于CPLD及鎢錸熱電偶溫度傳感器的爆炸場(chǎng)溫度動(dòng)態(tài)測試

  • 為了測量爆炸場(chǎng)等惡劣環(huán)境下溫度的動(dòng)態(tài)變化,分析炸藥或相關(guān)彈藥的爆炸參數,設計了基于CPLD的低功耗溫度存儲式測試系統;運用鎢錸熱電偶溫度傳感器匹配先進(jìn)的電源管理模塊,并結合動(dòng)態(tài)存儲測試技術(shù),能夠應用于環(huán)境條件比較差的惡劣環(huán)境中,在可靠可信、微功耗的基礎上能得到較好的實(shí)驗數據。
  • 關(guān)鍵字: 時(shí)序仿真  溫度測試  CPLD  

基于VHDL+FPGA的自動(dòng)售貨機控制模塊的設計與實(shí)現

  • EDA技術(shù)是以計算機為工具完成數字系統的邏輯綜合、布局布線(xiàn)和設計仿真等工作。電路設計者只需要完成對系統功能的描述,就可以由計算機軟件進(jìn)行系統處理,最后得到設計結果,并且修改設計方案如同修改軟件一樣方便。
  • 關(guān)鍵字: VHDL  EDA  FPGA  

基于A(yíng)RM和CPLD的橫機機頭電路測試系統

  • 為解決電腦橫機機頭控制系統信號的測試可靠性問(wèn)題,基于低成本、高效率的考慮,研究設計了機頭控制系統電路板的批量測試系統。該系統采用TI公司的LM 3S5R31芯片作為系統的核心部分,通過(guò)CPLD進(jìn)行I/O擴展及輔助控制,使得系統功能靈活強大。將同一信號通路中的前后級元件信號進(jìn)行編碼,向待測板發(fā)送握手信號并使之發(fā)送反饋信號,該系統將反饋信號進(jìn)行采樣并在程序中比較計算,制作了實(shí)物并進(jìn)行了大量實(shí)驗。
  • 關(guān)鍵字: 故障測試  I/O擴展  CPLD  

數字基帶預失真系統中環(huán)路延遲估計的FPGA實(shí)現

  • 基于FPGA芯片Stratix II EP2S60F672C4設計實(shí)現了數字基帶預失真系統中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法,易于FPGA實(shí)現。同時(shí),在信號失真的情況下也能給出正確的估計結果。Modelsim SE 6.5c的時(shí)序仿真結果和SignalTaps II的硬件調試結果驗證了模塊的有效性。
  • 關(guān)鍵字: 數字基帶預失真系統  環(huán)路延遲估計  FPGA  

基于FPGA的FOR循環(huán)并行CRC流水線(xiàn)算法

  • 通過(guò)研究通用串行循環(huán)冗余校驗(CRC)編碼技術(shù)并在此基礎上,利用等式代換或矩陣變換等方法推導出通用并行CRC編碼電路結構。根據傳統的并行CRC編碼方法,發(fā)現在高速數據傳輸校驗中,需要大量的人為計算量,由于計算量大,容易產(chǎn)生一些計算錯誤。于是在傳統的串行CRC編碼的思想基礎上,利用FOR循環(huán)語(yǔ)句與流水線(xiàn)技術(shù)相結合,提出基于FPGA的FOR循環(huán)并行CRC流水線(xiàn)算法。
  • 關(guān)鍵字: 循環(huán)冗余校驗  流水線(xiàn)技術(shù)  FPGA  

基于單片SRAM和FPGA的紅外圖像顯示的設計及實(shí)現

  • 介紹一種采用單片SRAM和FPGA實(shí)現紅外圖像顯示的新方案,并對顯示系統結構、FPGA各功能模塊設計、SRAM的讀/寫(xiě)時(shí)序設計進(jìn)行了詳細論述。該圖像顯示方案可用于紅外圖像處理系統的硬件調試和紅外圖像處理效果觀(guān)測。
  • 關(guān)鍵字: 紅外圖像顯示  SRAM  FPGA  
共7025條 87/469 |‹ « 85 86 87 88 89 90 91 92 93 94 » ›|

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>