<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> cpld/fpga

基于FPGA的簡(jiǎn)易微機的結構分析與實(shí)現

  • 微型計算機的原理及結構一般不易理解掌握,利用FPGA來(lái)學(xué)習并構建一個(gè)簡(jiǎn)易微型計算機無(wú)疑是一個(gè)好方法,對EDA的軟硬件學(xué)習也是一個(gè)不錯的選擇,可為將來(lái)進(jìn)行相關(guān)ASIC沒(méi)計打下良好的基礎。
  • 關(guān)鍵字: 微型計算機  FPGA  EDA  

基于FPGA的紅外序列圖像動(dòng)態(tài)壓縮顯示

  • 高位寬紅外相機數字視頻信號在向8位寬模擬信號線(xiàn)性壓縮顯示轉換時(shí)存在細節丟失的現象。針對這一問(wèn)題,提出了一種新算法,即先利用高斯濾波器對紅外數字圖像進(jìn)行低通濾波,然后將低頻圖像進(jìn)行線(xiàn)性壓縮后再進(jìn)行直方圖均衡運算,之后與濾波產(chǎn)生的高頻細節信號進(jìn)行疊加后送到D/A芯片進(jìn)行模擬顯示。詳細討論了該算法在FPGA嵌入式系統上的具體硬件結構和實(shí)現方法,并對12位相機采集的圖像進(jìn)行了實(shí)時(shí)壓縮顯示實(shí)驗。
  • 關(guān)鍵字: 圖像高頻噪聲  實(shí)時(shí)壓縮  FPGA  

基于FPGA的高清圖像處理設計

  • FPGA解決方案可容易地支持超過(guò)HDTV要求的數據傳輸速率,這意味著(zhù)一個(gè)器件可以支持所有這些格式,只需要根據設備的需要進(jìn)行重新編程就可以了。這可減少企業(yè)的用料清單項目,同時(shí)還排除了ASSP供應商可能存在的供貨風(fēng)險。
  • 關(guān)鍵字: 廣播格式  圖像處理  FPGA  

基于XC2S600E的MJPEG編碼器研究與實(shí)現

  • 以JPEG基本壓縮原理為根據,通過(guò)前端圖像采集芯片SAA7111輸出標準的4∶2∶2格式的圖像流,再在Xilinx公司的XC2S600E(FPGA)芯片下壓縮,獲得了良好效果,壓縮比達到10∶1.
  • 關(guān)鍵字: JPEG  前端圖像采集  FPGA  

基于FPGA的光纖陀螺慣導系統溫控電路接口設計

  • 本文介紹了一種基于FPGA的光纖陀螺慣導系統溫控電路接口設計。主要說(shuō)明了溫控電路整體結構,溫控電路工作流程,FPGA與外圍電路的通信接口和FPGA的邏輯設計等幾個(gè)方面。
  • 關(guān)鍵字: 溫控電路  光纖陀螺  FPGA  

基于FPGA的網(wǎng)絡(luò )化HID電子鎮流器控制芯片的研究

  • 本文利用FPGA作為平臺,設計了包括DALI通訊協(xié)議棧和數字化的恒功率PI控制模塊的HID控制芯片。本文首先利用理論分析和仿真設計給出了通訊協(xié)議與PI控制器的計算機仿真設計與驗證,分析了系統的工作性能,在此基礎上設計出了基于FPGA硬件平臺的DALI的通訊協(xié)議棧,為網(wǎng)絡(luò )化鎮流器的設計提供了完備的通訊接口和可供用戶(hù)直接調用的通訊協(xié)議編解碼平臺,設計出了可實(shí)現全橋HID燈恒流、恒功率逆變功能的數字PI控制模塊,通過(guò)實(shí)驗驗證,該控制芯片的功能齊全,恒流、恒功率控制精度高、響應快,且控制策略更加靈活和準確可靠,
  • 關(guān)鍵字: DALI通訊協(xié)議棧  HID控制  FPGA  

基于FPGA的AVS解碼芯片驗證平臺

  • 針對AVS視頻解碼芯片仿真和驗證的要求,提出了基于FPGA的驗證平臺框架。該驗證平臺主要用于對AVS解碼芯片進(jìn)行硬件模塊的驗證,從而為整個(gè)視頻解碼芯片的開(kāi)發(fā)提供可靠的依據。該平臺基于Nios II軟核處理器,可使軟件模塊和硬件模塊在一個(gè)平臺下真正實(shí)現軟硬件協(xié)同工作?;谠撈脚_實(shí)現了多個(gè)硬件模塊和AVS視頻解碼芯片的驗證,其結果證明了該驗證平臺的正確性和可靠性。
  • 關(guān)鍵字: 視頻解碼  驗證平臺  FPGA  

基于FPGA的ATM采集卡的設計與實(shí)現

  • 4口155M異步傳送模式(asynchronous transfer mode,ATM)業(yè)務(wù)采集卡實(shí)現對4個(gè)155 M ATM overSDH/SONET接口的數據采集,基于大容量FPGA(field programmable gate array)實(shí)現AAL2/AAL5的線(xiàn)速信元重組,重組后生成的AAL2SSSAR-SDU/AAL5 CPCS-SDU加上時(shí)間戳、ATM通道標識后,封裝成以太網(wǎng)報文,通過(guò)采集輸出口輸出給信令協(xié)議分析服務(wù)器,可實(shí)現對Iu-CS、Iu-PS接口的信令監測,同時(shí)支持cell m
  • 關(guān)鍵字: ATM  異步傳送模式  FPGA  

基于FPGA的高精度時(shí)間數字轉換電路的設計與實(shí)現

  • 本文介紹一種基于 FPGA高精度時(shí)間數字轉換電路的設計方法,利用片內鎖相環(huán)(PLL)和環(huán)形移位寄存器,采用不高的系統時(shí)鐘便可得到很高的時(shí)間分辨率,且占用較少邏輯資源??勺鳛楣δ茈娐藩毩⑹褂?,也可作為 IP核方便地移植到其他片上系統(SOC)中。在 Altera公司的 Stratix和 Cyclone系列芯片上實(shí)現時(shí),時(shí)間分辨率昀高可達 3.3ns。時(shí)序仿真和硬件測試表明該方法的可行性和準確性。
  • 關(guān)鍵字: 時(shí)間數字轉換電路  激光探測  FPGA  

量程自整定高精度頻率測量的FPGA實(shí)現

  • 數字頻率計是一種應用十分廣泛的電子測量?jì)x表,針對寬頻率范圍被測信號頻率測量應用需求,提出并實(shí)現了一種基于FPGA的自動(dòng)量程切換高精度數字頻率計的設計方法。通過(guò)構建測頻控制器、閘門(mén)同步生成器、量程自動(dòng)切換等模塊,并采用Verilog HDL語(yǔ)言進(jìn)行描述,運用自頂向下的數字系統設計方法實(shí)現了寬頻率范圍頻率測量的量程自動(dòng)切換。在Xilinx公司的XUPV5-LX110T開(kāi)發(fā)板上進(jìn)行了測試,給出了系統后仿真波形。結果表明目標系統能根據被測信號頻率范圍進(jìn)行自動(dòng)量程切換,實(shí)現高精度頻率測量,測量精度不低于10-7,
  • 關(guān)鍵字: 數字頻率計  自動(dòng)量程切換  FPGA  

一種基于FPGA的雷達回波實(shí)時(shí)模擬器的實(shí)現

  • 提出了一種基于FPGA的雷達回波實(shí)時(shí)模擬器的實(shí)現方法。該模擬器采用cPCI標準總線(xiàn),以FPGA為核心計算單元,配有高速數模、模數轉換模塊,可實(shí)現雷達回波信號實(shí)時(shí)在線(xiàn)注入模擬。該模擬器可實(shí)現多種體制下復雜回波的模擬,具有很好的工程應用價(jià)值。
  • 關(guān)鍵字: 雷達回波實(shí)時(shí)模擬器  半實(shí)物仿真  FPGA  

基于FPGA的高精度超聲波溫度計設計

  • 超聲波溫度計作為當今新型溫度傳感器的一種,已經(jīng)成為新的有前景的測溫方法,并已經(jīng)應用于發(fā)電廠(chǎng)、垃圾焚燒爐、水泥回轉窯等工業(yè)過(guò)程的溫度測量和控制以及一些醫療領(lǐng)域中。
  • 關(guān)鍵字: 溫度傳感器  超聲波測溫  FPGA  

基于FPGA的嵌入式圖像采集系統設計

  • 介紹了以FPGA為核心的邏輯控制模塊的數據采集系統的設計可以滿(mǎn)足實(shí)時(shí)性要求,設計中采用自頂向下的設計方法,根據不同的功能將整個(gè)系統劃分為若干模塊進(jìn)行設計,并介紹了每個(gè)模塊的功能和實(shí)現方法。在設計中采用VHDL語(yǔ)言對各個(gè)模塊進(jìn)行描述。視頻解碼芯片采用Philips公司的SAA7113H,該芯片通過(guò)I2C總線(xiàn)協(xié)議進(jìn)行配置。實(shí)驗表明,設計可以滿(mǎn)足圖像采集實(shí)時(shí)性的要求。
  • 關(guān)鍵字: I2C總線(xiàn)  圖像處理  FPGA  

基于DSP EMIF口及FPGA設計并實(shí)現多DSP嵌入式系統

  • 在實(shí)時(shí)圖像處理、雷達信號處理、軟件無(wú)線(xiàn)電、電子對抗、3G數值仿真計算中,單DSP無(wú)法滿(mǎn)足實(shí)時(shí)性和高速運算量要求,往往需要多DSP進(jìn)行協(xié)同處理。本文針對DSP的EMIF接口和FPGA的特點(diǎn),設計8個(gè)DSP通信的嵌入式系統。
  • 關(guān)鍵字: 多DSP嵌入式系統  EMIF  FPGA  

基于FPGA的電子攝像系統的穩像設計

  • 穩像系統的反應速度是電子穩像要解決的關(guān)鍵技術(shù)之一。傳統的基于“攝像機-圖像采集卡-計算機”模式的穩像系統、圖像檢測和匹配算法全部由計算機以軟件方式實(shí)現。盡管當今計算機的性能很高,能夠部分滿(mǎn)足單傳感器電子穩系統的實(shí)時(shí)處理要求,但在以下幾個(gè)方面有著(zhù)難以解決的問(wèn)題:首先,其固有的串行工作方式使得單計算機難以適應其于多傳感器視頻處理系統的實(shí)時(shí)穩像,阻礙了在實(shí)際中的應用adw欠,傳統的圖像采集卡中能將采集圖像數據實(shí)時(shí)傳輸給計算機,而不能傳輸給標準接口的視頻監視設備lk之很多應用場(chǎng)合對聽(tīng)要求很高。因此,研制專(zhuān)用的電
  • 關(guān)鍵字: 隔行掃描  電子穩像系統  FPGA  
共7025條 86/469 |‹ « 84 85 86 87 88 89 90 91 92 93 » ›|

cpld/fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條cpld/fpga!
歡迎您創(chuàng )建該詞條,闡述對cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>