EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區
獨立分量分析中NLPCA-RLS算法IP核的設計
- 為解決實(shí)時(shí)性盲信號分離的問(wèn)題,基于獨立分量分析的模型,設計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機等進(jìn)行建模,通過(guò)Quartus II綜合后在A(yíng)ltera FPGA器件中進(jìn)行硬件仿真。仿真實(shí)驗分別采用人工生成的周期信號和真實(shí)的語(yǔ)音信號進(jìn)行驗證。實(shí)驗結果表明,該IP核能很好的完成瞬時(shí)混合模型中盲信號的分離,具有很強的實(shí)用性。
- 關(guān)鍵字： DSPBuilder IP核 FPGA
基于FPGA的鍵盤(pán)輸入累計存儲IP核的設計與驗證
- 基于FPGA設計了一款通用鍵盤(pán)IP核,該核主要實(shí)現對鍵盤(pán)輸入信號的計算與存儲功能,并在quartusⅡ環(huán)境下使用VHDL語(yǔ)言,采用自頂向下設計方式,編輯生成RTL原理圖,并做了相關(guān)的時(shí)序仿真驗證。經(jīng)驗證此IP核具有較強的魯棒性和較高的反應速度,可作為基礎輸入模塊,為其他模塊提供有力控制輸入與數據支持。
- 關(guān)鍵字： 鍵盤(pán)IP核 VHDL FPGA
大規模FPGA設計中的C/C++解決方案
- systemC和Handle-C，它們相應的開(kāi)發(fā)系統為：CoCentric System Stadio和Celoxica DK1。這兩種語(yǔ)言都是在C/C＋＋的基礎上根據硬件設計的需求加以改進(jìn)和擴充，用戶(hù)可以在它們的開(kāi)發(fā)環(huán)境編輯代碼，調用庫文件，甚至可以引進(jìn)HDL程序，并進(jìn)行仿真，最終生成網(wǎng)表文件，放到FPGA中執行。
- 關(guān)鍵字： EDA技術(shù) C語(yǔ)言 FPGA
基于FPGA實(shí)現多路模擬信號自適應采集系統的設計
- 目前,在PCM／FM遙測體系中模擬信號采集普遍采用8位量化,全部模擬信號均歸一化到O～5 V范圍內,隨著(zhù)需要采集的模擬信號的類(lèi)型多樣化,勢必增加信號調理電路的多樣性,不利于系統的簡(jiǎn)化和模塊化。在量化位數一定的系統中,被衰減處理的信號中實(shí)際量化誤差等于N倍(N是信號被衰減的倍數)的最小量化誤差,因此合理的信號調理電路和A／D取值是保證量化精度的關(guān)鍵。本文提供的方式有效地解決了這個(gè)問(wèn)題,既簡(jiǎn)化了前端信號調理電路的復雜度,又充分利用了A／D轉換器的輸入電壓動(dòng)態(tài)范圍和量化位數優(yōu)勢,實(shí)現了對多路模擬信號的自適應采集
- 關(guān)鍵字： 數據采集 信號調理 FPGA
一種混合結構高速LDPC編碼器的FPGA實(shí)現
- 分析了準循環(huán)低密度奇偶校驗碼生成矩陣的結構特點(diǎn),討論了硬件可實(shí)現的三種常見(jiàn)編碼器結構,提出了一種混合結構的FPGA實(shí)現方法。通過(guò)利用循環(huán)矩陣的結構特性,增加少量硬件開(kāi)銷(xiāo),就可以實(shí)現編碼器高速編碼,滿(mǎn)足高速通信需求,吞吐量達1.36Gb/s。
- 關(guān)鍵字： 奇偶校驗碼 循環(huán)矩陣 FPGA
基于FPGA和DSP的微型慣導系統
- 慣導系統的硬件組成直接影響到系統的體積和解算速度,構建合理的硬件系統直接關(guān)系到慣導系統的精度指標。針對某小型慣導系統對體積和解算精度的特殊要求,解決已有微型慣導系統的方案缺陷,提出一種工程實(shí)用強的慣導系統。該系統用FPGA作為采集控制慣性傳感器的核心芯片,設計了并行采集方案,32位浮點(diǎn)型高速DSP實(shí)現慣導解算。經(jīng)過(guò)轉臺測試與外場(chǎng)試驗表明:系統具有抗干擾能力強、實(shí)時(shí)響應迅速、慣性單元標定簡(jiǎn)便、易實(shí)現等優(yōu)點(diǎn),系統指標完全滿(mǎn)足原設計要求。
- 關(guān)鍵字： 慣導系統 慣性傳感器 FPGA
基于FPGA的精跟蹤系統
- 主要研究空間激光通信系統中精跟蹤技術(shù),根據精跟蹤系統的組成原理與工作原理,設計了一種輕小型化、智能化精跟蹤系統,該系統以FPGA作為核心器件,完成光斑圖像采集、圖像濾波、光斑位置計算、數字控制補償函數及脫靶量的實(shí)時(shí)輸出等功能。同時(shí)系統可根據外部環(huán)境變化,自動(dòng)調整相機閾值、開(kāi)窗口位置、積分時(shí)間。搭建試驗系統完成精跟蹤實(shí)驗,實(shí)驗表明系統可實(shí)現脫靶量實(shí)時(shí)輸出3 000 Hz以上,符合精跟蹤控制系統技術(shù)指標要求。系統在像元分辨力為3μrad的情況下,實(shí)時(shí)跟蹤均方根值為1.17μrad,滿(mǎn)足空間激光通信對精跟蹤的要
- 關(guān)鍵字： 空間激光通信 精跟蹤技術(shù) FPGA
基于FPGA圖形字符加速的液晶顯示模塊
- 在傳統的工業(yè)控制應用中,由于工業(yè)控制計算機中集成了高性能的顯卡,故通常采用工業(yè)控制計算機＋液晶顯示器的體系結構,可方便地實(shí)現以圖形和字符為主的人機界面。而在對實(shí)時(shí)性能和可靠性要求比較高的航空航天領(lǐng)域,通常要求液晶顯示器內部集成圖形顯示功能,以減輕主控處理器的負擔,并提高系統的實(shí)時(shí)性。重點(diǎn)介紹了如何利用FPGA實(shí)現基于Bresenham算法的2D圖形繪制（包括畫(huà)點(diǎn)、畫(huà)線(xiàn)、畫(huà)圓、畫(huà)橢圓）,以及點(diǎn)陣字符和位圖在液晶屏上的顯示,并提出了顯示性能優(yōu)化的一系列策略。
- 關(guān)鍵字： 圖形顯示 2D圖形繪制 FPGA
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng )建詞條cpld／fpga!
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng )建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473