<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì )展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁(yè) >> 主題列表 >> bluetooth le soc

飛思卡爾城域小區基站處理器推動(dòng)LTE邁向移動(dòng)寬帶時(shí)代

  • 隨著(zhù)智能互聯(lián)設備數量的快速增長(cháng)以及數字內容的不斷增加，已經(jīng)形成了一個(gè)全球范圍的移動(dòng)數字流，原始設備制造商(OEM)和運營(yíng)商需要提升網(wǎng)絡(luò )性能，同時(shí)控制資本支出成本、提高電源效率并支持4G/LTE標準。雖然宏小區是全球無(wú)線(xiàn)基礎架構系統的根本，但運營(yíng)商越來(lái)越期望城域小區能為人口稠密的城市地區和大型企業(yè)提供全方位的覆蓋。
  • 關(guān)鍵字： 飛思卡爾  SoC  QorIQ  以太網(wǎng)  

Bluetooth Low Energy系統的開(kāi)發(fā)

  • 在通過(guò)與智能手機和平板終端的結合來(lái)提高利便性的應用(例如鐘表、健身/保健器材等)中，Bluetooth? LE(Low Energy)正得到迅速普及。在這些應用中，紐扣電池驅動(dòng)的設備居多，為了實(shí)現更長(cháng)的電池壽命與更高的性能，對于低功耗化的要求日益強勁。
  • 關(guān)鍵字： ROHM  Bluetooth  智能手機  LAPIS  LSI  

FPGA開(kāi)發(fā)基本流程及注意事項

  • 本文是根據FPGA技術(shù)牛人歷年來(lái)的經(jīng)驗所總結出來(lái)的關(guān)于FPGA開(kāi)發(fā)基本流程及注意事項基本介紹，希望給初學(xué)者丁點(diǎn)幫助。眾所周知，FPGA是可編程芯片，因此FPGA的設計方法包括硬件設計和軟件設計兩部分。硬件包括FPGA芯片電路、 存儲器、輸入輸出接口電路以及其他設備，軟件即是相應的HDL程序以及嵌入式C程序。
  • 關(guān)鍵字： FPGA  嵌入式  SOC  HDL  

移動(dòng)處理器發(fā)展新方向，整合更多的GPU將成為主流？

  • 高階行動(dòng)裝置對多媒體等視覺(jué)體驗的要求愈來(lái)愈高，促使行動(dòng)處理器開(kāi)發(fā)商大舉整合更多GPU核心，期借助平行運...
  • 關(guān)鍵字： SOC  GPU  處理器  

嵌入式視覺(jué)設計要創(chuàng )新，選擇FPGA成關(guān)鍵

  • 什么樣的積極創(chuàng )新可以幫助您設計出這樣一個(gè)系統——它能夠提醒用戶(hù)有兒童在游泳池中溺水，或是有入侵者試圖闖入住宅或者辦公場(chǎng)所?這種技術(shù)還能夠提醒駕駛員道路上即將發(fā)生的危險，甚至可以制止他們并線(xiàn)、加速及其它可能會(huì )給自身或他人帶來(lái)危險的操作。
  • 關(guān)鍵字： FPGA  嵌入式  CPU  SoC  ARM  

強化DPD演算效能SoC FPGA提升蜂巢網(wǎng)絡(luò )設備整合度

  • 蜂巢式網(wǎng)絡(luò )服務(wù)供應商對降低營(yíng)運成本的需求愈來(lái)愈迫切，因此現場(chǎng)可編程門(mén)陣列(FPGA)業(yè)者推出整合嵌入式處理器的SoC FPGA方案，并導入效能更高的數字預失真(DPD)演算法，協(xié)助網(wǎng)絡(luò )設備制造商以更低功耗及成本，打造更高生產(chǎn)力的產(chǎn)品。
  • 關(guān)鍵字： 蜂巢式網(wǎng)絡(luò )  FPGA  SoC  DSP  ARM  

基于FPGA的SPI Flash控制器的設計方案

  • 本文提出一個(gè)基于FPGA的SPI Flash讀寫(xiě)硬件實(shí)現方案，該方案利用硬件對SPI Flash進(jìn)行控制，能夠非常方便地完成Flash的讀寫(xiě)、擦除、刷新及預充電等操作，同時(shí)編寫(xiě)的SPI Flash控制器IP核能夠進(jìn)行移植和復用，作為SOC芯片的功能模塊。
  • 關(guān)鍵字： FPGA  Flash  SOC  CPU  VHDL  

基于低成本FPGA的高清低碼流H.264攝像機SoC參考設計

  • 摘要：本文提出了一種基于低成本FPGA的高清低碼流安防攝像機SoC實(shí)現方式，該設計已經(jīng)完全實(shí)現，開(kāi)創(chuàng )了高清低碼流安防攝像機SoC的先河。
  • 關(guān)鍵字： FPGA  SoC  ASIC  攝像機  傳感器  

新思、瑞昱、聯(lián)電攜手合作 打造智慧電視單晶片SoC

  • 　　瑞昱採用聯(lián)電40奈米低功耗製程與新思DesignWare邏輯庫及嵌入式記憶體廣泛組合，達成一次完成硅晶設計(First-Pass Silicon Success)的目標 　　重點(diǎn)摘要: 　　? 新思科技、瑞昱半導體與聯(lián)華電子三方合作，讓瑞昱4K2K UHD智慧電視SoC達成一次完成硅晶設計的目標，并獲頒2013年臺北國際電腦展「BC Award金獎」(Best Choice Golden Award) 。 　　? 新思科技DesignWare邏輯庫及嵌入式記憶體和Galaxy實(shí)作平臺
  • 關(guān)鍵字： 智慧電視  SoC  

新思、瑞昱、聯(lián)電攜手打造第一個(gè)超高畫(huà)質(zhì)智能電視單芯片SoC

  • 全球芯片設計及電子系統軟件暨IP領(lǐng)導廠(chǎng)商新思科技(Synopsys)、全球頂尖網(wǎng)絡(luò )與多媒體芯片大廠(chǎng)瑞昱半導體以及世界一流的晶圓專(zhuān)工廠(chǎng)聯(lián)華電子，日前宣布共同達成瑞昱RTD2995 UHD智能電視控制器SoC芯片一次完成硅晶設計(first-pass silicon success)的目標
  • 關(guān)鍵字： 新思  瑞昱  聯(lián)華  SoC  

Cadence與Digital成功縮減Realtek瑞昱數字電視SoC面積

  • 2014年2月12日，全球電子設計創(chuàng )新領(lǐng)先企業(yè)Cadence設計系統公司(NASDAQ: CDNS)宣布，瑞昱半導體(Realtek Semiconductor Corp.) 成功運用Cadence? Encounter? RTL Compiler的physical aware RTL合成縮減數字電視SoC面積，并具體實(shí)現在高度整合的多媒體SoC – Imagination PowerVR SGX544MP2的40nm設計上。
  • 關(guān)鍵字： Cadence  瑞昱  SoC  GPU  

ARM推出強化版IP套件系列產(chǎn)品

  • 2014年2月11日，ARM宣布針對快速成長(cháng)的主流移動(dòng)與消費電子產(chǎn)品市場(chǎng)，推出強化版的具有更高性能和功耗效率的IP套件系列產(chǎn)品。
  • 關(guān)鍵字： ARM  SoC  處理器  

富士通為28nm SoC器件打造全新設計方法

  • 　　富士通半導體(上海)有限公司日前宣布，成功開(kāi)發(fā)了專(zhuān)為先進(jìn)的28nmSoC器件量身打造的全新設計方法，不僅能實(shí)現更高的電路密度，同時(shí)也可有效縮短開(kāi)發(fā)時(shí)間。采用全新設計方法能夠將電路的密度提高33%，并可將最終的線(xiàn)路布局時(shí)間縮短至一個(gè)月。這種設計方法將整合至富士通半導體的各種全新定制化SoC設計方案中，協(xié)助客戶(hù)開(kāi)發(fā)RTL-HandoffSoC器件。富士通半導體預計自2014年2月起將開(kāi)始接受采用這種全新設計方法的SoC訂單。 　　采用28nm等頂尖制程工藝的SoC器件需要有越來(lái)越多的功能與效能，進(jìn)而要在
  • 關(guān)鍵字： 富士通  SoC  

張江創(chuàng )新學(xué)院采用了Mentor Graphics的Veloce仿真器

  • 高級系統驗證解決方案領(lǐng)軍企業(yè)Mentor Graphics公司(Nasdaq:MENT)日前宣布，上海張江創(chuàng )新學(xué)院已采用Veloce? 2仿真系統，用于片上系統(SoC)集成電路設計的功能驗證領(lǐng)域的研發(fā)。
  • 關(guān)鍵字： Mentor  張江創(chuàng )新  SoC  仿真器  

LTE多核SoC競出籠 平價(jià)高規手機全面升級4G

  • 4G代表了速度，4G代表了先進(jìn)，4G還代表了產(chǎn)品的檔次。所以任何一個(gè)手機制造商都不會(huì )錯過(guò)4G的首班車(chē)，相信今年手機賣(mài)場(chǎng)里的手機，不論哪個(gè)品牌，4G一定是主打。
  • 關(guān)鍵字： LTE  SoC  
共1895條 50/127 |‹ « 48 49 50 51 52 53 54 55 56 57 » ›|

bluetooth le soc介紹

您好，目前還沒(méi)有人創(chuàng )建詞條bluetooth le soc!
歡迎您創(chuàng )建該詞條，闡述對bluetooth le soc的理解，并與今后在此搜索bluetooth le soc的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>