<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>
首頁(yè)  資訊  商機   下載  拆解   高校  招聘   雜志  會(huì )展  EETV  百科   問(wèn)答  電路圖  工程師手冊   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請
EEPW首頁(yè) >> 主題列表 >> asic-to-fpga

FPGA在高清低碼流視頻編碼中應用案例

  • 3G網(wǎng)絡(luò )和智能手機的迅速普及推動(dòng)了移動(dòng)互聯(lián)網(wǎng)的發(fā)展,為安防網(wǎng)絡(luò )從局域網(wǎng)擴展到移動(dòng)互聯(lián)網(wǎng)提供了條件。通過(guò)對移動(dòng)互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測可以知,512 Kbps是一個(gè)有效而且可靠的帶寬值,如果能夠在這個(gè)帶
  • 關(guān)鍵字: FPGA    視頻編碼  

三柵極技術(shù)給FPGA帶來(lái)突破性?xún)?yōu)勢

  • 本文考察了半導體制造業(yè)中晶體管設計從傳統平面向3D結構轉化的影響,以及其對可編程邏輯器件性能的顯著(zhù)提升。引言2013年2月,Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的
  • 關(guān)鍵字: 三柵極    FPGA    3D結構    可編程邏輯器件  

克服FPGA電路板設計挑戰

  • 如果你在采用FPGA的電路板設計方面的經(jīng)驗很有限或根本沒(méi)有,那么在新的項目中使用FPGA的前景就十分堪憂(yōu)——特別是如果FPGA是一個(gè)有1000個(gè)引腳的大塊頭。繼續閱讀本文將有助于你的FPGA選型和設計過(guò)程,并且
  • 關(guān)鍵字: 電路板    開(kāi)發(fā)板    引腳分配    FPGA    SSN  

ASIC、ASSP、SoC和FPGA到底有何區別?

  • 我經(jīng)常收到關(guān)于各類(lèi)設備之間的差異的問(wèn)題,諸如ASIC、ASSP、SoC和FPGA之間的區別問(wèn)題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區別是什么?以及高端FPGA應該歸類(lèi)為SoC嗎?這里有幾個(gè)難題,至少技術(shù)和術(shù)語(yǔ)隨
  • 關(guān)鍵字: ASIC    ASSP    SoC    FPGA  

基于BF533和FPGA的雷達信號模擬器設計實(shí)現

  • 隨著(zhù)軍事技術(shù)的高速發(fā)展,現代雷達系統面臨著(zhù)嚴峻的挑戰。為適應新形勢,在現代數字信號處理技術(shù)和數字計算機高速發(fā)展的基礎上,計算機仿真技術(shù)得到廣泛應用,這也促使雷達信號模擬技術(shù)快速發(fā)展。雷達信號模擬器是現
  • 關(guān)鍵字: 雷達信號模擬器  DSP  FPGA  數字頻率合成  

JESD204B轉換器內確定性延遲解密

  • 對于需要一系列同步模數轉換器(ADC)的高速信號采樣和處理應用,轉換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開(kāi)的系統設計極為關(guān)鍵,因為從模擬采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì )使性能下
  • 關(guān)鍵字: JESD204B    ADC    FPGA  

基于FPGA的串并集合排序在雷達系統中的應用

  • 在雷達抗干擾處理以及空時(shí)二維處理過(guò)程中數據排序將必不可免,在傳統的DSP、CPU等常規軟件排序已經(jīng)不能夠滿(mǎn)足雷達系統實(shí)時(shí)性要求,使用 FPGA排序的趨勢將勢不可當。FPGA由于具有較高的并行處理能力,目前已成為雷達陣列信號處理中的主流處理器件。
  • 關(guān)鍵字: 排序  FPGA  并行  串行  

基于FPGA非正弦波形發(fā)生器的電路設計

  • 隨著(zhù)直流輸電技術(shù)的應用發(fā)展,高壓電纜線(xiàn)路和補償電容的增多,電力系統中的諧波分量將大大增加,它給電力設備和弱電系統帶來(lái)了諧波污染,并且電力電子裝置的日益增多,使電網(wǎng)中的高次諧波愈來(lái)愈嚴重。因此,檢驗諧波控制設備的性能,或者測試負載設備在收到擾動(dòng)時(shí)的工作情況等,需要一些專(zhuān)門(mén)的諧波發(fā)生器來(lái)產(chǎn)生所需的諧波。
  • 關(guān)鍵字: 非正弦波形發(fā)生器  FPGA  LPM  DA9708  

基于A(yíng)RM的嵌入式系統從串配置FPGA的實(shí)現

  • ARM(Advanced RISC Machines)既可以認為是一個(gè)公司,也可以認為是對一類(lèi)微處理器的統稱(chēng),還可以認為是一項技術(shù)?;贏(yíng)RM技術(shù)的微處理器應用約占據了32位 RISC微處理器75%以上的市場(chǎng)份額,ARM技術(shù)正在逐步滲入到人們生活的各個(gè)方面。
  • 關(guān)鍵字: ARM  嵌入式  FPGA  從串配置  

基于Verilog的多路相干DDS信號源設計

  • 摘要:傳統的多路同步信號源常采用單片機搭載多片專(zhuān)用DDS芯片配合實(shí)現。該技術(shù)實(shí)現復雜,且在要求各路同步相干可控時(shí)難以實(shí)現。本文在介紹了DDS原理的基礎上,給出了用Verilog_HDL語(yǔ)言實(shí)現相干多路DDS的工作原理、設
  • 關(guān)鍵字: DDS  現場(chǎng)可編程門(mén)陣列(FPGA)  相位累加器  Verilog_HDL  

步進(jìn)電機控制,專(zhuān)用ASIC芯片方案與通用芯片方案對比

  • 步進(jìn)電機廣泛應用于對精度要求比較高的運動(dòng)控制系統中。在步進(jìn)電機驅動(dòng)器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機的性能在很大程度上取決于所用的驅動(dòng)器,改善驅動(dòng)器的性能,可以顯著(zhù)地提高步進(jìn)電機的性能,因此研制高性能的步
  • 關(guān)鍵字: 驅動(dòng)器   專(zhuān)用芯片   FPGA   通用芯片   PLD GAL   步進(jìn)電機控制  

FPGA組成、工作原理和開(kāi)發(fā)流程

  • 1. FPGA概述FPGA是英文Field Programmable Gate Array的縮寫(xiě),即現場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現的,既解決
  • 關(guān)鍵字: FPGA  工作原理  開(kāi)發(fā)流程  

基于FPGA的步進(jìn)電機優(yōu)化控制

  • 摘要:隨著(zhù)控制技術(shù)以及步進(jìn)電機(Stepper Motor)的發(fā)展,現代工業(yè)的許多領(lǐng)域對步進(jìn)電機的需求也越來(lái)越大。但是傳統的步進(jìn)電機控制系統多以單片機等微處理器為基礎,往往具有控制電路體積大、控制效率低、穩定性差等
  • 關(guān)鍵字: 步進(jìn)電機  控制系統  FPGA  細分原理  PWM控制技術(shù)  

基于STM32和FPGA的CAN總線(xiàn)運動(dòng)控制器的設計

  • 運用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設計一種基于CAN總線(xiàn)的運動(dòng)控制器。介紹系統的體系結構、主要硬件設計和軟件結構。利用FPGA高速處理能力實(shí)現控制算法,與外界通信采用STM32和CAN總線(xiàn)技術(shù),系統穩定可靠,另外,將設計好的FPGA程序或是C程序進(jìn)行封裝,系統的可移植性強。
  • 關(guān)鍵字: STM32  FPGA  CAN總線(xiàn)  運動(dòng)控制  

基于單片機和FPGA的空間材料高溫爐控制系統

  • 隨著(zhù)我國空間技術(shù)的發(fā)展,越來(lái)越多的空間科學(xué)實(shí)驗得以進(jìn)行。太空中的超真空、微重力、強輻射等條件為科學(xué)實(shí)驗提供了在地面難以實(shí)現的環(huán)境??臻g材料科學(xué)實(shí)驗是一種重要的空間科學(xué)實(shí)驗。不論是國際上還是國內,都投入
  • 關(guān)鍵字: 單片機  FPGA  溫度控制  空間材料  
共6801條 114/454 |‹ « 112 113 114 115 116 117 118 119 120 121 » ›|

asic-to-fpga介紹

您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。    創(chuàng )建詞條

熱門(mén)主題

ASIC-to-FPGA    樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì )員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>