三柵極技術(shù)給FPGA帶來(lái)突破性?xún)?yōu)勢

本文考察了半導體制造業(yè)中晶體管設計從傳統平面向3D結構轉化的影響，以及其對可編程邏輯器件性能的顯著(zhù)提升。

引言

2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術(shù)。這使得Altera成為當前采用最先進(jìn)、最高性能半導體技術(shù)的獨家專(zhuān)業(yè)FPGA供應商。本文介紹了三柵極及相關(guān)技術(shù)的歷史與現狀，以便了解三柵極技術(shù)對高性能FPGA性能的影響，以及其在數字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢。

晶體管設計的背景

1947年，貝爾實(shí)驗室展示了第一支晶體管，采用的是鍺“點(diǎn)接觸”結構。1954年，硅被首次用于制造雙極型晶體管，但直到1960年才出現了第一支硅金屬氧化物半導體場(chǎng)效應晶體管(MOSFET)。最早的MOSFET為2D平面器件，其電流是從柵極下的硅表面上流過(guò)。在大約50年的時(shí)間里，MOSFET器件的基本結構實(shí)際上維持不變。

自從1965年摩爾定律提出以來(lái)，MOSFET工藝有了許多的改進(jìn)與提高，這反過(guò)來(lái)也使摩爾定律越來(lái)越深入人心，并應用于半導體產(chǎn)品規劃中。過(guò)去10年來(lái)，由于在應變硅和高K金屬柵方面的技術(shù)突破，MOSFET的性能與功耗一直在持續得到改善。

直到1991年，日立中央研究實(shí)驗室的Digh Hisamoto和另一研究小組發(fā)表了一篇論文，人們才認識到了3D(或“環(huán)繞”)柵極晶體管技術(shù)的潛能，它能增強MOSFET性能，并消除短溝道效應。該論文將所述3D結構稱(chēng)為“耗盡型l溝道晶體管”，或DELTA。

1997年，美國國防部高級研究計劃局將一個(gè)合約授予伯克利加州大學(xué)的一個(gè)研究團隊，要求開(kāi)發(fā)一種基于DELTA概念的深亞微米晶體管。該項研究結果最早發(fā)布在1999年，該器件被叫做“FinFET”，因為晶體管幾何結構的中心呈鰭狀。

晶體管技術(shù)的重要轉折點(diǎn)

各家領(lǐng)先半導體公司的研發(fā)部門(mén)都在不斷地研究3D晶體管結構的優(yōu)化與可制造性。有些工藝與專(zhuān)利進(jìn)展已經(jīng)發(fā)表和共享，而有些仍保留在企業(yè)實(shí)驗室中。

半導體業(yè)研發(fā)投入的推動(dòng)力是國際半導體技術(shù)發(fā)展路線(xiàn)圖(ITRS)，它由一些制造商、供應商和研究機構組成的一個(gè)聯(lián)盟負責協(xié)調和發(fā)布。ITRS提出可實(shí)現性能、功耗與密度不斷改善的晶體管技術(shù)需求以及實(shí)現這些目標的相應的研究項目。ITRS及其公開(kāi)出版物通過(guò)有關(guān)應變硅、高K金屬柵以及現在的3D晶體管技術(shù)等的制造能力的結論與建議，來(lái)確保從摩爾定律獲益。按照ITRS提供的文件，以及對學(xué)術(shù)論文與專(zhuān)利資料文檔的分析，最近十年來(lái)3D晶體管技術(shù)的研究已經(jīng)獲得了長(cháng)足的進(jìn)步。

接受與研究

近兩年來(lái)，有兩項重要的發(fā)布，使3D晶體管結構成為行業(yè)焦點(diǎn)并載入MOSFET晶體管技術(shù)史。

第一項出現在2011年5月4日，Intel公司宣布在其22nm半導體產(chǎn)品的設計與制造中采用了三柵極晶體管技術(shù)，在此之前，利用Hisamoto等在FinFET上的開(kāi)發(fā)與優(yōu)化成果所做的研發(fā)已持續了十來(lái)年。它表明三柵極晶體管結構在半導體生產(chǎn)中的實(shí)用性和成本效益都得到了確證，同時(shí)也表明了Intel在半導體技術(shù)方面繼續處于領(lǐng)先地位。

第二項是ITRS技術(shù)路線(xiàn)圖的發(fā)布，很多其他半導體制造公司也對此有貢獻，它們認定3D晶體管技術(shù)是20nm或22nm的更小設計結點(diǎn)上所有遞增半導體進(jìn)展的主要推動(dòng)力。

三柵極設計的主要優(yōu)點(diǎn)

三柵極晶體管的3D幾何形狀與結構提供了一系列優(yōu)于平面晶體管結構的重要改進(jìn)，所有這些均與圍繞源漏“溝道”的MOSFET“柵極”的“環(huán)繞”效應有關(guān)。這些優(yōu)點(diǎn)表現在更高的性能、降低的動(dòng)態(tài)功耗和泄漏功耗以及晶體管設計密度，還有減少了晶體管對帶電粒子單事件翻轉(SEU)的敏感度，見(jiàn)圖1。

圖1：平面與三柵極晶體管結構的有效溝道寬度

三柵極晶體管幾何結構較傳統平面結構的主要優(yōu)點(diǎn)體現在導電溝道的有效寬度上。一支晶體管的電流驅動(dòng)能力和性能與其有效溝道寬度成正比。相較平面晶體管來(lái)說(shuō)，3D晶體管結構的有效溝道寬度得到了顯著(zhù)的提高，因為它能在第三維度上擴展寬度，而不會(huì )給設計面積帶來(lái)任何影響，見(jiàn)圖1。這就為晶體管的設計者提供了更好的設計靈活性和更高的性能，而不必像平面晶體管中那樣，增加溝道寬度就會(huì )對2D面積帶來(lái)不利影響。

功耗方面的優(yōu)點(diǎn)來(lái)自于三個(gè)鰭側的柵極電場(chǎng)對溝道的改進(jìn)控制。與平面晶體管相比，這減少了“關(guān)斷”狀態(tài)下從源極到漏極的亞閾值漏電流。另外，三柵極晶體管的電源電壓可以大幅減小，而且由于與平面晶體管相比，增加了有效寬度，因此能保持優(yōu)異的速度。低電源電壓與降低的漏電流相結合，獲得了顯著(zhù)的節能效果。

Intel公司在其Intel開(kāi)發(fā)者論壇(2011、2012)中解釋說(shuō)，這種功耗優(yōu)點(diǎn)源于三柵極晶體管的一種較陡峭的晶體管電壓曲線(xiàn)，見(jiàn)圖2。晶體管設計可以充分利用這種較陡峭曲線(xiàn)，顯著(zhù)減小漏電流(相對同等性能的平面晶體管)，或大大提高性能(晶體管工作速度)，或同時(shí)獲得兩種好處。

圖2：三柵極晶體管結構提供了更陡峭的電壓曲線(xiàn)

每一代新的硅制造技術(shù)通常都會(huì )縮減幾何尺寸，或減小總體的柵極與晶體管結構，從而獲得更高密度和更高能力的硅片。3D三柵極結構本身也適應于更高密度的晶體管設計，因為它在第三維度上擴展了晶體管的寬度特性。這樣，設計者就能夠根據性能、功耗以及晶體管密度封裝等目標，在晶體管“鰭片”的尺寸與寬度兩方面做出權衡取舍。以Altera轉向14nm三柵極設計為例，Altera將獲得兩方面的好處，一方面是晶體管幾何尺寸縮小到14nm，另外，通過(guò)3D三柵極晶體管設計可得到更高的密度。

SEU優(yōu)勢來(lái)自于三柵極結構中連接鰭片與襯底的小截面積。這樣，可能收集到離子化粒子所產(chǎn)生電荷的面積就小于平面晶體管結構。根據Intel對其產(chǎn)品采用三柵極晶體管的22nm實(shí)現的早期測試，這降低了帶電粒子造成晶體管電路中位翻轉的概率。

量產(chǎn)中的三柵極器件

盡管對三柵極晶體管優(yōu)點(diǎn)的研究和了解已經(jīng)持續了一段時(shí)間，但其接受與實(shí)現的最終動(dòng)力將是技術(shù)與可制造性，以及性?xún)r(jià)比。

極小幾何尺寸下(40nm、28nm、22nm或20nm乃至更低)的先進(jìn)半導體制造需要相當的研發(fā)開(kāi)支，從而將該技術(shù)限制在少數有數十億美元資本開(kāi)支能力的公司。于是，只有少數公司能夠從已知的3D晶體管技術(shù)優(yōu)勢中獲利。Intel公司是唯一一家已在22nm下完成這種設計與制造技術(shù)轉換的企業(yè)，可以在量產(chǎn)水平上，提供有關(guān)三柵極晶體管的全部成熟及可制造性的數據。到2013年第一季度時(shí)，該數據已經(jīng)包括了1億單位的基于三柵極晶體管的產(chǎn)品。

為了獲得該技術(shù)在制造與設計方面的成熟度，針對3D柵極結構的多個(gè)問(wèn)題與特性已經(jīng)被認可并予以解決。這些包括對傳統平面設計中未予模型化的新的寄生電容值的建模，布局的依賴(lài)效應，以及用現有光刻設備來(lái)生成近距離翹片的雙模技術(shù)。

電子設計自動(dòng)化(EDA)社區也是半導體設計者了解FinFET與三柵極設計技術(shù)的重要場(chǎng)合。2013年，Cadence與Synopsys等很多公司都做了大量的宣傳及用戶(hù)教育工作，中心內容是三柵極的影響，以及未來(lái)半導體產(chǎn)品設計中的靈活性。

對FPGA及其他半導體器件性能的影響

對FPGA電子產(chǎn)品的設計者而言，三柵極技術(shù)的主要優(yōu)勢是：摩爾定律持續適用于晶體管密度、性能、功耗以及單位晶體管成本的穩步改進(jìn)。它支撐著(zhù)消費電子行業(yè)、計算平臺開(kāi)發(fā)、軟件復雜性的提高、存儲器與存儲容量的增長(cháng)、移動(dòng)設備創(chuàng )意與發(fā)展，以及商務(wù)自動(dòng)化與生產(chǎn)效率。

此外，該技術(shù)極大改善了對半導體靜態(tài)與動(dòng)態(tài)功耗的控制。對于FPGA用戶(hù)，在當前的競爭性設計結點(diǎn)上，可編程邏輯推進(jìn)到14nm技術(shù)甚至更低，就能具備較ASIC與ASSP設計方案更強大的競爭力，而在可編程性、性能、靈活性、開(kāi)放計算語(yǔ)言(OpenCL)軟件設計輸入，以及DSP、收發(fā)器、硬化處理器和可配置I/O的集成方面，甚至有著(zhù)更明顯的優(yōu)勢。

Intel公司根據三柵極技術(shù)在微處理器產(chǎn)品中量產(chǎn)的情況，向自己的普通投資者社區說(shuō)明了他們能獲得的明確利益。該數據包括：從32nm平面轉到22nm三柵極設計時(shí)，單管動(dòng)態(tài)功耗減少了50%以上;與32nm平面設計相比，22nm三柵極的缺陷密度曲線(xiàn)得到了改善;而從32nm平面轉到22nm三柵極設計時(shí)，SEU發(fā)生率降低至1/4至1/10。

Intel在晶體管技術(shù)方面的領(lǐng)先地位

在包括Intel的開(kāi)發(fā)者論壇以及投資者的研討會(huì )在內的多個(gè)公開(kāi)論壇上，Intel都以一系列與摩爾定律同步的進(jìn)展表明了自己已有的技術(shù)領(lǐng)導地位。如圖3所示，Intel在應變硅與高K金屬柵極技術(shù)的量產(chǎn)實(shí)現方面，擁有多年制造領(lǐng)先地位。對于3D三柵極晶體管技術(shù)，Intel于2011年將22nm的三柵極技術(shù)投入生產(chǎn)，預計領(lǐng)先時(shí)間多達四年。

圖3：Intel在晶體管技術(shù)方面的領(lǐng)先地位

Intel公司CEO Paul Otellini在2013年4月16日的業(yè)績(jì)發(fā)布會(huì )上表示：“在(2013年)一季度，我們交付了第1億片采用我們革命性3D晶體管技術(shù)的22nm(三柵極)處理器，而業(yè)內其他人還在努力交付自己的第一片產(chǎn)品。”

Intel公司14nm技術(shù)的推出將獲得另一個(gè)領(lǐng)先優(yōu)勢，這可以回溯到它對工藝與微架構的極著(zhù)名的“Tick-Tock(工藝年-構架年)”戰略。產(chǎn)品推出的“Tick”周期要依賴(lài)于CPU產(chǎn)品中微架構變動(dòng)的實(shí)現，其后是半導體工藝制造幾何尺寸縮減“Tock”周期。Intel在從22nm轉到14nm時(shí)堅定地致力于全工藝尺度微縮;而其他制造商開(kāi)發(fā)的半導體技術(shù)工藝則尚不明確，他們的工藝路線(xiàn)圖不知是否包括了工藝微縮的優(yōu)勢。

從Altera的FPGA獲得三柵極技術(shù)的好處

只有Altera 14nm工藝高密度高性能FPGA的用戶(hù)，才可能充分利用Intel三柵極技術(shù)的顯著(zhù)優(yōu)勢。這是本文所述兩家公司專(zhuān)有制造合作關(guān)系的結果。

三柵極硅技術(shù)的巨大優(yōu)勢將使Altera能夠提供難以想象的高性能FPGA與SoC產(chǎn)品。這包括與其他高端FPGA相比，其核心性能實(shí)現了歷史性的翻番，將FPGA帶入GHz的性能水平。通過(guò)工藝、架構與軟件的共同進(jìn)步，整體的靜態(tài)與動(dòng)態(tài)功耗值都將減少70%。

雖然Intel公司尚未公開(kāi)14nm制造工藝的詳情以及日程表，但Altera用戶(hù)現在就可以著(zhù)手將三柵極技術(shù)的高性能與低功耗優(yōu)勢用于FPGA設計中?？梢蚤_(kāi)始設計的是Arria 10的20nm FPGA器件組合。然后，用戶(hù)可以使用管腳對管腳(pin-for-pin)式設計遷移路徑，從Arria 10 FPGA與SoC產(chǎn)品遷移到Stratix 10 FPGA與SoC產(chǎn)品(一旦可用)。

這樣，無(wú)論您是FPGA用戶(hù)還是系統架構師，都可以著(zhù)手設計出能夠同時(shí)兼容Arria 10和Stratix 10系列的產(chǎn)品，而盡量減少變更、修改和再工程化的工作量。于是，您就能用20nm工藝技術(shù)和降功耗技術(shù)，將最高性能和最低功耗的FPGA推向市場(chǎng);然后，再利用Intel公司14nm三柵極制造工藝，就可以將這些相同產(chǎn)品推進(jìn)到以往不可想象的性能與功率效率。

總結

過(guò)去，最高性能FPGA產(chǎn)品的判定是一個(gè)經(jīng)驗性的參數性能評判過(guò)程。但從14nm三柵極技術(shù)開(kāi)始，最高性能的FPGA一定是使用了具備明顯優(yōu)勢的晶體管技術(shù)的產(chǎn)品。只有Intel公司的14nm三柵極工藝才能提供第二代經(jīng)驗證的生產(chǎn)技術(shù)。只有Intel公司的14nm工藝可同時(shí)提供三柵極技術(shù)的優(yōu)勢，以及全晶體管工藝微縮的好處。同時(shí)，Altera是獲準采用Intel這種技術(shù)的唯一一家主要FPGA公司。您的系統設計采用了三柵極技術(shù)后，將確保能夠充分利用到這種領(lǐng)先地位。