基于STM32和FPGA的CAN總線(xiàn)運動(dòng)控制器的設計

摘要：運用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設計一種基于CAN總線(xiàn)的運動(dòng)控制器。介紹系統的體系結構、主要硬件設計和軟件結構。利用FPGA高速處理能力實(shí)現控制算法，與外界通信采用STM32和CAN總線(xiàn)技術(shù)，系統穩定可靠，另外，將設計好的FPGA程序或是C程序進(jìn)行封裝，系統的可移植性強。
關(guān)鍵詞：STM32；FPGA；CAN總線(xiàn)；運動(dòng)控制

如今，運動(dòng)控制正朝著(zhù)高速度、高精度、開(kāi)放式的方向發(fā)展，從而對執行部件提出了更高的要求。過(guò)去的運動(dòng)控制器主要是基于單片機或者PLC加上分立數字電路設計，受制于器件本身的性能，導致電路執行速度慢、體積龐大、集成程度低，升級難度大。而采用微處理器、DSP、FPGA等現代手段構成的只能控制系統是新一代運動(dòng)控制發(fā)展的方向。本文對基于FPGA的嵌入式運動(dòng)控制器進(jìn)行了研究，并應用了CAN總線(xiàn)，使硬件接口簡(jiǎn)單、實(shí)時(shí)性強、靈活度高，有很強的實(shí)用價(jià)值。

1 總體方案設計策略
本系統以意法半導體體公司生產(chǎn)的基于Cortex—M3處理器STM32F103VBT6芯片核心進(jìn)行通信、數據的存儲以及鍵盤(pán)掃描和LCD顯示，它集成了CAN、SPI、USB、USART控制器，滿(mǎn)足系統的設計要求，簡(jiǎn)化的系統的實(shí)現過(guò)程，豐富的函數庫大大縮短了用戶(hù)的開(kāi)發(fā)周期。而FPGA作為系統主要的執行機構，利用其高速性進(jìn)行算法實(shí)現、速度控制和位置控制，系統的整體構造如圖1所示。

2 運動(dòng)控制器的功能模塊設計
為了滿(mǎn)足整個(gè)系統的運轉，運動(dòng)控制主要由通信和數據處理兩部分構成，通信和數據存儲由STM32負責進(jìn)行，出于數據運算的復雜性和實(shí)時(shí)性，FPGA處理算法的實(shí)現。本設計相對龐大，模塊不一一介紹。
2．1 CAN通信模塊的設計
2．1．1 硬件設計
bxCAN是STM32內置的CAN控制器，支持2．0A和2．0B CAN協(xié)議，波特率最高可達可達到1 Mbit／s，包含3個(gè)發(fā)送郵箱，3級深度的2個(gè)接收FIFO，14個(gè)可變位寬的過(guò)濾器組，支持時(shí)間觸發(fā)通信模式，它的設計目標是以最小的CPU負荷來(lái)高效處理大量收到的報文，它也支持報文發(fā)送的優(yōu)先級要求(優(yōu)先級特性可軟件配置)。CAN硬件設計如圖2所示。

以CTM8251作為收發(fā)芯片，它不僅能完成收發(fā)功能，還具有DC2500V的隔離功能，使系統與外界隔離開(kāi)來(lái)，簡(jiǎn)化了CAN外圍的硬件設計，提高了系統的性?xún)r(jià)比，圖中120 Ω的電阻為可選用的終端匹配電阻，假如網(wǎng)絡(luò )中已經(jīng)存在一對匹配電阻，則該電阻可以不使用，其中B82790是個(gè)共模扼流線(xiàn)圈，作用是抑制共模干擾平衡差分信號的傳輸；本設計中采用比較常用的撥碼開(kāi)關(guān)電路設置CAN網(wǎng)絡(luò )的ID地址和波特率；LED作為通信狀態(tài)指示。
2．1．2 軟件設計
針對STM32對外設的設置，我們只需要對相應的參數進(jìn)行適當的配置就能滿(mǎn)足設計的要求，軟件部分主要任務(wù)只要進(jìn)行CAN初始化和數據發(fā)送即可。本設計初始化模塊中只需要對CAN工作方式進(jìn)行配置，而不需要對過(guò)濾器進(jìn)行特殊的配置，部分初始化程序如下：

工作方式配置中最主要的是波特率的配置，本設計中采用AHB1作為CAN時(shí)鐘為36 MHz，所以要得到1 Mbit／s的波特率進(jìn)行了以上的設置，即SJW=tq，BS1=3tq，BS2=5tq，CAN_Prescaler=4，所以波特率的計算如下：


2．2 FPGA電路的設計
FPGA電路主要實(shí)現運動(dòng)控制的相關(guān)算法，包括加減速算法、檢測裝置算法、插補算法等算法的實(shí)現，是整個(gè)設計的關(guān)鍵部分，硬件設計主要包括FPGA的供電電路、時(shí)鐘電路和配置電路，都是相對比較常規的電路，在這里不做介紹，文中主要介紹相關(guān)算法的實(shí)現。
2．2．1 加減速模塊
為了在電機啟動(dòng)時(shí)為了在電機啟動(dòng)時(shí)，避免電機在運行以及換速的過(guò)程中產(chǎn)生沖擊、超程、失步和振蕩等一些我們不想見(jiàn)到的現象。為了使執行機構能夠平穩和準確的定位，這就要求電機在開(kāi)機到電機的速度達到給定的進(jìn)給速度的過(guò)程中有一個(gè)加減速的過(guò)程，使其能夠平滑的過(guò)渡。避免速度的突變給電機帶來(lái)?yè)p傷。
S型曲線(xiàn)加減速是比較理想的控制加減速方法，但如何保證構造的曲線(xiàn)平滑、精確成為很多算法工程師研究的重點(diǎn)。如圖3所示，在加速的過(guò)程中，有3個(gè)不同的加速度區域。在開(kāi)始階段，加速度是按線(xiàn)性方式以一定的加速度率K從0增加到固定的加速度值A。也就是說(shuō)，這時(shí)驅動(dòng)速度在a區域是按拋物線(xiàn)的方式增長(cháng)；接著(zhù)在b區域中，驅動(dòng)速度是以一個(gè)恒定的加速度增長(cháng)；最后，在c區域中，加速度則按照加速度率K線(xiàn)性減少到0。這樣，S曲線(xiàn)的加速度過(guò)程就可以看作是由a，b，c 3個(gè)區域構成的。在減速的過(guò)程中，同加速過(guò)程一樣，d，e，f區域中也是按拋物線(xiàn)的方式減速。

基于此本設計構造的速度、加速度、時(shí)間的對應函數如下：

S加減速在FPGA中的實(shí)現，如圖4所示。在已知給定加速度A、加速度率K、初速度V0、以及進(jìn)給速度V和總的pwm脈沖數的情況下，就可以得到S加減速曲線(xiàn)。

圖5為本設計在Quartus II中的仿真波形，為了加快仿真的速度，特意在仿真而前對某些參數進(jìn)行了修改。

本系統的加減速模塊的構造滿(mǎn)足速度和加速度曲線(xiàn)的構造滿(mǎn)足速度變化平穩，加速連續等條件，起始和終止速度與要求速度一致，加速度為0，加速度率K可以根據實(shí)際需要隨時(shí)調整，通用性很好。
2．2．2 光電編碼器模塊
本系統采用的閉環(huán)控制，反饋信號的精度直接影響定位、測速，在此采用增量是編碼器進(jìn)行定位控制，增量式編碼器主要是利用兩個(gè)相差90度的方波信號A和B，和零位脈沖信號Z進(jìn)行角位移和方向判斷(如圖6所示)，從而達到了檢測位置的目的，此外，我們將A或B信號四倍頻，則計數脈沖的周期將減小到T／4，從而使角位移測量精度提高4倍。四倍頻后的編碼器信號，需經(jīng)計數器計數后，才能轉化為相對位置。由兩個(gè)與非門(mén)、一個(gè)非門(mén)邏輯、D觸發(fā)器組成傳統的波形轉換電路，通過(guò)它來(lái)將A相、B相脈沖轉換成正向計數信號dz、反向計數信號df和方向(dir)信號，通過(guò)正反方向的數字信號加減完成最終的計數，最終的仿真數據如圖7所示。

3 結束語(yǔ)
本課題研究是基于某品牌雕刻機控制系統設計進(jìn)行的總結，旨在建立一種通用的運動(dòng)控制器，通過(guò)該運動(dòng)控制器以及系統其它部分的協(xié)同工作，整個(gè)控制系統實(shí)時(shí)性、可靠性好，滿(mǎn)足了控制要求。通信非常穩定，相關(guān)算法還有待優(yōu)化。