- 賽靈思公司(Xilinx)日前宣布NEC子公司NEC Display Solutions有限公司的三款DLP數字影院投影儀產(chǎn)品,均采用了賽靈思Virtexreg;-5 FPGA系列產(chǎn)品。DLP數字影院投影儀符合美國數字影院計劃(DCI1)標準,擁有一系列優(yōu)異的
- 關(guān)鍵字:
FPGA 賽靈思 DLP 投影儀 Virtex NEC
- 現代的FPGA 芯片能夠開(kāi)發(fā)高性能應用,但在這些設計中電源管理通常是一大限制因素。FPGA 器件的資源使用最能決定設計的容量和處理速度,但是增加資源就會(huì )提高功耗。更高的功耗會(huì )提高運行成本、面積要求和結溫,而設計
- 關(guān)鍵字:
賽靈思 FPGA
- 這款久經(jīng)考驗的FPGA開(kāi)發(fā)框架是您通向完美項目執行的通途。長(cháng)久以來(lái)新型FPGA的功能和性能已經(jīng)為它們贏(yíng)得系統中的核心位置,成為許多產(chǎn)品的主要數據處理引擎。鑒于FPGA在如此多應用中的重要地位,采取正式且注重方法的
- 關(guān)鍵字:
FPGA
- 本文介紹一種使用Virtex-6器件和免費WebPACK工具實(shí)現實(shí)時(shí)四倍上采樣的方法。許多信號處理應用都需要進(jìn)行上采樣。從概念上講,對數據向量進(jìn)行M倍上采樣的最簡(jiǎn)單方法是用實(shí)際頻率分量數的(M-1)倍個(gè)零填充數據向量的離散
- 關(guān)鍵字:
Xilinx FPGA 采樣
- 多用戶(hù)MIMO(MUMIMO)是一種無(wú)線(xiàn)通信技術(shù),采用基礎架構節點(diǎn)(例如基站和接入點(diǎn))上的多個(gè)天線(xiàn)為多個(gè)客戶(hù)同時(shí)提供服務(wù)。MU-MIMO是未來(lái)無(wú)線(xiàn)標準中必不可少的組成部分,有望為繁忙的網(wǎng)絡(luò )帶來(lái)顯著(zhù)的性能提升。人們預想隨著(zhù)無(wú)
- 關(guān)鍵字:
FPGA MIMO
- 大容量數據采集與存儲系統在工業(yè)自動(dòng)化生產(chǎn)、國防和軍事監控及環(huán)境監測等方面被廣泛應用。為了能夠完整、準確地捕獲到各種信號或者故障發(fā)生時(shí)的特征信號,需要對其進(jìn)行狀態(tài)監測,并且要求監測系統具備長(cháng)時(shí)間連續采集
- 關(guān)鍵字:
數據采集 存儲 FPGA
- 為提高集成架構中車(chē)電總線(xiàn)通信速率,結合綜合化處理系統項目要求,采用雙總線(xiàn)結合的方式,利用CAN總線(xiàn)和FlexRay總線(xiàn)實(shí)現功能及搭配上的互補,提出一種基于現場(chǎng)可編程門(mén)陣列(FPGA)的總線(xiàn)接口單元設計方案。通過(guò)FPGA完
- 關(guān)鍵字:
FPGA FlexRay總線(xiàn) CAN總線(xiàn) 總線(xiàn)接口
- 對FPGA設計中常用的復位設計方法進(jìn)行了分類(lèi)、分析和比較。針對FPGA在復位過(guò)程中存在不可靠復位的現象,提出了提高復位設計可靠性的4種方法,包括清除復位信號上的毛刺、異步復位同步釋放、采用專(zhuān)用全局異步復位/置位
- 關(guān)鍵字:
FPGA 復位可靠性 同步復位 異步復位
- 數字存儲示波器作為測試技術(shù)的重要工具,被廣泛應用于各個(gè)領(lǐng)域,并逐步取代傳統模擬示波器。其采樣數據是波形運算和分析的基礎,直接影響到整個(gè)數字存儲示波器的準確性。從這點(diǎn)出來(lái),提出采用現場(chǎng)可編程邏輯器件(
- 關(guān)鍵字:
數字存儲示波器 FPGA
- RS(Reed—Solomon)編碼是一種具有較強糾錯能力的多進(jìn)制BCH編碼,其既可糾正隨機錯誤,又可糾正突發(fā)錯誤。RS編譯碼器廣泛應用于通信和存儲系統,為解決高速存儲器中數據可靠性的問(wèn)題,文中提出了RS編碼的實(shí)現方
- 關(guān)鍵字:
RS編譯碼 FPGA 伽羅華域 BM算法 Chien搜索
- 摘要:以全數字化信號產(chǎn)生和數字波束形成處理為基礎的數字化陣列雷達已成為當代相控陣雷達技術(shù)發(fā)展的一個(gè)重要趨勢,本文針對現代數字化陣列雷達對多通道數據采集和實(shí)時(shí)處理的需求,設計了一種基于FPGA的多通道實(shí)時(shí)陣
- 關(guān)鍵字:
陣列信號 多通道采集 FPGA 數字波束合成
- 現場(chǎng)可編程門(mén)陣列(FPGA)與模數轉換器(ADC)輸出的接口是一項常見(jiàn)的工程設計挑戰。本文簡(jiǎn)要介紹各種接口協(xié)議和標準,并提供有關(guān)在高速數據轉換器實(shí)現方案中使用LVDS的應用訣竅和技巧。接口方式和標準現場(chǎng)可編程門(mén)陣列
- 關(guān)鍵字:
FPGA ADC LVDS JESD204 接口方式
- 一,面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源,包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同,FPGA設計的工作頻率是不固定的,而是和設計本身的延遲緊密相連)。
- 關(guān)鍵字:
FPGA 系統設計 設計原則
- 摘要:隨著(zhù)現代導航技術(shù)的發(fā)展,慣性導航作為一種自主導航技術(shù)已經(jīng)廣泛應用于多種武器系統中,而導航計算機又是捷聯(lián)式慣導的核心部件。文章提出了一種采用基于DSP的某型導航計算機模塊的解決方案,設計方案采用雙處理
- 關(guān)鍵字:
DSP CAN FPGA 光電隔離 慣導
- Altera日前推出該公司第10代FPGA和SoC(芯片系統),Altera公司產(chǎn)品營(yíng)銷(xiāo)資深總監Patrick Dorsey表示,第10代器件在工藝技術(shù)和體系結構基礎上都進(jìn)行了優(yōu)化,以最低功耗實(shí)現了業(yè)界最好的性能和水平最高的系統集成度。首
- 關(guān)鍵字:
FPGA EDA 集成
asic-to-fpga介紹
您好,目前還沒(méi)有人創(chuàng )建詞條asic-to-fpga!
歡迎您創(chuàng )建該詞條,闡述對asic-to-fpga的理解,并與今后在此搜索asic-to-fpga的朋友們分享。
創(chuàng )建詞條