EEPW首頁(yè) >>
主題列表 >>
現場(chǎng)可編程門(mén)陣列(fpga)
現場(chǎng)可編程門(mén)陣列(fpga) 文章 進(jìn)入現場(chǎng)可編程門(mén)陣列(fpga)技術(shù)社區
基于FPGA的MPEG-2復用器中FIFO的一種設計方案
- 近幾年基于MPEC-2的DVB普通數字電視在美國、南美、亞洲、大洋洲和非洲通過(guò)衛星進(jìn)行廣播?;贛PEG-2/DVB的多路節目復用器是數字電視傳輸系統的關(guān)鍵設備之一,因此,它的研發(fā)顯得尤為重要。 目前,復用器的設計方案主要基于DSP(數字信號處理器)的實(shí)現技術(shù),這種設計方法在理論上也能實(shí)現對傳送流的復用,考慮到實(shí)現復用器諸多高速、復雜的邏輯功能,同時(shí),FPGA(現場(chǎng)可編程門(mén)陣列)理論上可以無(wú)限次地重新配置,這樣在一定程度上為系統的升級或局部功
- 關(guān)鍵字: FPGA MPEG-2
基于FPGA的偽碼測距電路的設計與實(shí)現
- 1 引 言 現場(chǎng)可編程門(mén)陣列(FPGA)用硬件電路完成算法的過(guò)程,一方面解決了系統的開(kāi)銷(xiāo)問(wèn)題,提供了提高系統整體性能的條件,另一方面,由于靜態(tài)RAM型的FPGA具備可重構特性,這使得資源利用率得到顯著(zhù)提高。FPGA既具有通用計算系統的靈活性,又有專(zhuān)用處理系統的性能,對實(shí)現高性能信號處理具有很高的應用價(jià)值,而且可重構的特性使其可以根據算法來(lái)調整相應的通信結構和數據字長(cháng)。FPGA以其高度的靈活性與硬件的高密度性在通信信號處理中得到了廣泛的應用。 在對Xili
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA 偽碼測距
FPGA創(chuàng )新中心落戶(hù)無(wú)錫國家集成電路設計基地
- 可編程解決方案領(lǐng)導廠(chǎng)商賽靈思公司(Xilinx)與無(wú)錫國家高新技術(shù)產(chǎn)業(yè)開(kāi)發(fā)區管理委員會(huì )今天共同宣布成立無(wú)錫國家集成電路設計基地FPGA(現場(chǎng)可編程門(mén)陣列)創(chuàng )新中心,并隆重舉行賽靈思正式授權“無(wú)錫國家集成電路設計基地—賽靈思聯(lián)合實(shí)驗室”揭牌儀式。無(wú)錫新區管委會(huì )副主任朱曉紅以及賽靈思公司研究實(shí)驗室高級總監、全球大學(xué)計劃負責人Patrick Lysaght等出席了成立大會(huì )并為聯(lián)合實(shí)驗室揭牌。 作為國家級的集成電路設計基地,新的FPGA創(chuàng )新中心的成立以及聯(lián)合實(shí)驗室的打造,意味著(zhù)可編程設計在電子設計領(lǐng)域的
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA 無(wú)錫 集成電路設計 嵌入式
FPGA:22年從配角到主角
- 任何一個(gè)從事后看來(lái)很成功的新事物從誕生到發(fā)展壯大都不可避免地經(jīng)歷過(guò)艱難的歷程并可能成為被研究的案例,FPGA也不例外。1985年,當全球首款FPGA產(chǎn)品——XC2064誕生時(shí),注定要使用大量芯片的PC機剛剛走出硅谷的實(shí)驗室進(jìn)入商業(yè)市場(chǎng),因特網(wǎng)只是科學(xué)家和政府機構通信的神秘鏈路,無(wú)線(xiàn)電話(huà)笨重得像磚頭,日后大紅大紫的Bill Gates正在為生計而奮斗,創(chuàng )新的可編程產(chǎn)品似乎并沒(méi)有什么用武之地。 事實(shí)也的確如此。最初,FPGA只是用于膠合邏輯,從膠合邏輯到算法
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA 嵌入式
利用FPGA實(shí)現UART的設計
- 引 言 隨著(zhù)計算機技術(shù)的發(fā)展和廣泛應用,尤其是在工業(yè)控制領(lǐng)域的應用越來(lái)越廣泛,計算機通信顯的尤為重要。串行通信雖然使設備之間的連線(xiàn)大為減少,但隨之帶來(lái)串/并轉換和位計數等問(wèn)題,這使串行通信技術(shù)比并行通信技術(shù)更為復雜。串/并轉換可用軟件實(shí)現,也可用硬件實(shí)現。用軟件實(shí)現串行傳送大多采用循環(huán)移位指令將一個(gè)字節由高位到低位(或低位到高位)一位一位依次傳送,這種方法雖然簡(jiǎn)單但速度慢,而且大量占用CPU的時(shí)間,影響系統的性能。更為方便的實(shí)現方法是用硬件,目前微處理器串行接口常用的LSI 芯片是UART(通用異
- 關(guān)鍵字: 嵌入式系統 單片機 UART FPGA
基于FPGA的八位RISC CPU的設計
- 1 引 言 隨著(zhù)數字通信和工業(yè)控制領(lǐng)域的高速發(fā)展,要求專(zhuān)用集成電路(ASIC)的功能越來(lái)越強,功耗越來(lái)越低,生產(chǎn)周期越來(lái)越短,這些都對芯片設計提出了巨大的挑戰,傳統的芯片設計方法已經(jīng)不能適應復雜的應用需求了。SoC(System on a Chip)以其高集成度,低功耗等優(yōu)點(diǎn)越來(lái)越受歡迎。開(kāi)發(fā)人員不必從單個(gè)邏輯門(mén)開(kāi)始去設計ASIC,而是應用己有IC芯片的功能模塊,稱(chēng)為核(core),或知識產(chǎn)權(IP)宏單元進(jìn)行快速設計,效率大為提高。CPU 的IP
- 關(guān)鍵字: 嵌入式系統 單片機 RISC CPU FPGA
Altera首次實(shí)現了對關(guān)鍵工業(yè)以太網(wǎng)協(xié)議的FPGA IP支持
- Altera公司日前宣布為工業(yè)自動(dòng)化應用中的以太網(wǎng)通信協(xié)議提供FPGA支持,這些應用包括ProfiNet、Ethernet/IP、Modbus-IDA、EtherCAT、SERCOS III接口和Ethernet Powerlink等。這些關(guān)鍵通信協(xié)議的知識產(chǎn)權(IP)內核現在可以在A(yíng)ltera低成本Cyclone®系列FPGA中實(shí)現。 設計人員利用工業(yè)以太網(wǎng)IP內核可以在一塊電路板上實(shí)現任何標準,這不但減小了外形尺寸,而且節省了時(shí)間。系統OEM能夠以高性?xún)r(jià)比方式在其自動(dòng)化產(chǎn)品中增加工業(yè)
- 關(guān)鍵字: 工業(yè)以太網(wǎng) FPGA IP 嵌入式 工業(yè)控制
基于FPGA的智能控制器設計及測試方法研究
- 摘要:通過(guò)模糊自整定PID控制器的設計,本文提出了一種基于VHDL描述、DSP Builder和Modelsim混合仿真、FPGA實(shí)現的智能控制器設計及測試新方法。首先,通過(guò)MATLAB仿真,得出智能控制器的結構和參數。然后,基于VHDL進(jìn)行智能控制器的數字化實(shí)現及其開(kāi)環(huán)測試。在此基礎上,通過(guò)分析一般智能控制器的測試特點(diǎn),采用DSP Builder構建閉環(huán)測試系統,Modelsim運行DSP Builder生成文件來(lái)驗證QuartusII中所做VHDL設計的測試方法。實(shí)驗表明,該測試方法能有效模擬控制器的
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA 智能控制器 嵌入式
Altera宣布其Cyclone III FPGA提供對EtherCAT IP支持
- Altera公司日前宣布為EtherCAT技術(shù)協(xié)會(huì )的EtherCAT協(xié)議提供知識產(chǎn)權(IP)支持。此前IP是針對Cyclone® II器件,現在將針對Altera新的低成本、低功耗Cyclone III FPGA。 EtherCAT技術(shù)協(xié)會(huì )執行總監Martin Rostan說(shuō):“在競爭非常激烈的工廠(chǎng)自動(dòng)化設備市場(chǎng)上,企業(yè)正在尋找能夠迅速突出產(chǎn)品優(yōu)勢的新功能和特性。Cyclone III FPGA實(shí)現對EtherCAT的支持,使設計人員能夠以高性?xún)r(jià)比方式,輕松加入實(shí)時(shí)以太網(wǎng)功能?!?
- 關(guān)鍵字: 嵌入式系統 單片機 Altera FPGA Cyclone EtherCAT IP 嵌入式
利用FPGA實(shí)現UART的設計
- 引 言 隨著(zhù)計算機技術(shù)的發(fā)展和廣泛應用,尤其是在工業(yè)控制領(lǐng)域的應用越來(lái)越廣泛,計算機通信顯的尤為重要。串行通信雖然使設備之間的連線(xiàn)大為減少,但隨之帶來(lái)串/并轉換和位計數等問(wèn)題,這使串行通信技術(shù)比并行通信技術(shù)更為復雜。串/并轉換可用軟件實(shí)現,也可用硬件實(shí)現。用軟件實(shí)現串行傳送大多采用循環(huán)移位指令將一個(gè)字節由高位到低位(或低位到高位)一位一位依次傳送,這種方法雖然簡(jiǎn)單但速度慢,而且大量占用CPU的時(shí)間,影響系統的性能。更為方便的實(shí)現方法是用硬件,目前微處理器串行接口常用的LSI 芯片是UART(通用異
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA UART 嵌入式
降低FPGA功耗的設計
- 使用這些設計技巧和ISE功能分析工具來(lái)控制功耗 新一代 FPGA的速度變得越來(lái)越快,密度變得越來(lái)越高,邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢?很多設計抉擇可以影響系統的功耗,這些抉擇包括從顯見(jiàn)的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。 為了更好地理解本文將要討論的設計技巧為什么能夠節省功耗,我們先對功耗做一個(gè)簡(jiǎn)單介紹。 功耗包含兩個(gè)因素:動(dòng)態(tài)功耗和靜態(tài)功耗。動(dòng)態(tài)功耗是指對器件內的容性負載充放電所需的功耗。它很大程度上取決于 頻率、電壓和負載
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA 功耗 嵌入式
擴頻通信系統的FPGA實(shí)現
- 擴頻通信自上世紀50年代中期被美國軍方開(kāi)始研究以來(lái),一直為軍事通信所獨占,廣泛應用于軍事通信、電子對抗以及導航、測量等各個(gè)領(lǐng)域。進(jìn)入上世紀90年代以后,擴頻通信又開(kāi)始向各種民用通信領(lǐng)域發(fā)展,典型的如CDMA和GPS等。應用最廣的是直接序列擴頻方式(DSSS)。它是將待傳送的信息數據被偽隨機碼調制,實(shí)現頻譜擴展后再傳輸,接收端則采用相同的編碼進(jìn)行解調及相關(guān)處理,恢復原始信息數據。 本文采用VHDL語(yǔ)言、Altera公司的集成開(kāi)發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
- 關(guān)鍵字: 通訊 無(wú)線(xiàn) 網(wǎng)絡(luò ) FPGA 無(wú)線(xiàn) 通信
快速實(shí)現基于FPGA的脈動(dòng)FIR濾波器
- 引言 目前,用FPGA(現場(chǎng)可編程門(mén)陣列)實(shí)現FIR(有限沖擊響應)濾波器的方法大多利用FPGA中LUT(查找表)的特點(diǎn)采用DA(分布式算法)或CSD碼等方法,將乘加運算操作轉化為位與、加減和移位操作。這些結構需要占用器件較多的LE(邏輯元件)資源,設計周期長(cháng),工作頻率低,實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現方法。利 用FGPA集成的DSP(數字信號處理器)乘加模塊定制卷積運算單元,利用VHDL(甚高速集成電路硬件描述語(yǔ)言)元件例化語(yǔ)句快
- 關(guān)鍵字: 嵌入式系統 單片機 FPGA 脈動(dòng)FIR濾波器 嵌入式
現場(chǎng)可編程門(mén)陣列(fpga)介紹
您好,目前還沒(méi)有人創(chuàng )建詞條現場(chǎng)可編程門(mén)陣列(fpga)!
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條,闡述對現場(chǎng)可編程門(mén)陣列(fpga)的理解,并與今后在此搜索現場(chǎng)可編程門(mén)陣列(fpga)的朋友們分享。 創(chuàng )建詞條
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
