TSMC的40nm工藝已經(jīng)達到極限

　　我們已經(jīng)聽(tīng)到太多關(guān)于TSMC在其40nm工藝上提升良率的難處，在這篇文章里，我從這些消息里進(jìn)行揣測，并推斷出是什么原因阻止晶圓代工廠(chǎng)獲得可接受的良率。

　　最近，關(guān)于TSMC在40nm工藝的GPU生產(chǎn)過(guò)程中出現的超級低的良率的傳言很多，這個(gè)傳言最初的來(lái)源是FBR Capital Markets的Mehdi Hosseini寫(xiě)的一篇報告，而EE Times的編輯Mark LaPedus引用了Hosseini的說(shuō)法，“我們相信良率低到了20%到30%”。兩家圖形芯片巨頭和其他TSMC的大客戶(hù)對該情況非常不滿(mǎn)意，而TSMC也不得不低聲下氣的承認了要在40nm提升良率“非常有挑戰性”。

　　根據這篇報告，Hosseini還推測張忠謀(Morris Chang)回歸晶圓廠(chǎng)參與日常工作主要是40nm工藝的低良率造成的，但其實(shí)并沒(méi)有人會(huì )懷疑蔡力行(Rick Tsai)博士在處理這種情況下的管理能力。這樣看來(lái)，這樣做最有可能的目的是消除市場(chǎng)的恐慌。

　　正如我的一個(gè)同事指出的，這是新的工藝下進(jìn)行ASIC設計時(shí)出現的很自然的現象。雖然北電(Nortel)也出現了這樣的事情，但如果你報廢了你四分之三的產(chǎn)品，你還怎么做生意呢?看看北電現在的情況吧。當然，我只是開(kāi)個(gè)玩笑，北電的管理層不需要那么多技術(shù)問(wèn)題就能讓公司垮掉。

　　我的問(wèn)題是：“在一個(gè)工藝節點(diǎn)成熟之前，一家無(wú)晶圓公司就貿然進(jìn)入，他能獲得什么呢?”另一個(gè)消息可靠的同事說(shuō)是Nvidia的客戶(hù)逼著(zhù)Nvidia采用該工藝的，他們認為工藝節點(diǎn)的縮小將有助降低Nvidia的GPU的生產(chǎn)成本，也許今天不行但接下去一定行。當然，這些客戶(hù)并不理會(huì )，如果Nvidia等到TSMC可以提供更高的良率時(shí)再進(jìn)入，這樣可以節約多少成本。

　　這與DigiTimes對Nvidia轉移到40nm工藝的報道不謀而合。Nvidia目前轉移到40nm的產(chǎn)品是只為OEM做的，他們自己品牌的產(chǎn)品會(huì )在遲一些的時(shí)候轉移過(guò)去。

　　但到現在為止還沒(méi)有人強調良率提升“挑戰”的可能的信息來(lái)源。經(jīng)過(guò)同事們的內部投票和外部網(wǎng)絡(luò )包括LinkedIn的調查，主要的因素可以概括為下面四點(diǎn)：

• e-SiGe 源極/漏極的采用
• low-k互聯(lián)堆棧的力學(xué)穩定性
• 粒子控制(Particle control)
• 孔柵(Via fences)

　　粒子控制一直都是一個(gè)問(wèn)題，所以那只是一個(gè)假設。我認識的人沒(méi)有誰(shuí)能夠說(shuō)清楚內部的信息，所以也就無(wú)從得知。類(lèi)似的，沒(méi)有人確切知道TSMC是不是首次采用了e-SiGe。

　　但對TSMC 40nm工藝制造的兩款完全不同的芯片的分析顯示，在后端制造上還是不一樣的。Semiconductor Insights高級工藝分析師Xu Chang已經(jīng)徹底地分析了Altera Stratix IV和Nvidia GPU兩款40nm芯片。這兩款TSMC制造的40nm產(chǎn)品因為應用的不同有細微的差別。Altera PFGA采用寬松的設計規范，采用更大的門(mén)長(cháng)度和更厚的門(mén)氧化物。然而，該裸片體積差不多是GPU的三倍(大概400平方毫米)，這增加了消除粒子失效的機會(huì )。更小的GPU設計性能更高，但結果是必須承受低良率的可能性。