多路同步串口的FPGA傳輸實(shí)現
作者：
時(shí)間：2009-05-21
來(lái)源：詹必勝 吳斌方 楊光友 湖北工業(yè)大學(xué)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
結語(yǔ)
本文引用地址：http://dyxdggzs.com/article/94602.htm利用DSP的實(shí)時(shí)數據處理能力與FPGA優(yōu)越的硬線(xiàn)邏輯設計相結合，保證了多通道數據采集系統的實(shí)時(shí)性和精度要求，實(shí)現高速數據傳輸，同時(shí)簡(jiǎn)化系統硬件設計，縮小系統體積，具有極高的性?xún)r(jià)比。系統的數字部分硬件采用Verilog硬件描述語(yǔ)言實(shí)現，便于修改和升級，可根據實(shí)際測試應用需求作靈活的改進(jìn)。本數據采集傳輸模塊已成功實(shí)現，并取得了良好的應用效果。
參考文獻：
[1]吳繼華,王誠. Altera FPGA/CPLD設計(基礎篇)[M]. 人民郵電出版社 2005：64-65
[2]www.altera.com
[3]ADSP-2126x SHARC DSP Peripherals Manual. 2004
[4]夏宇聞.Verilog數字系統設計[M].北京：北京航空航天出版社，2003
[5]CLIVE “Max” MAXFIELD. FPGA設計指南器件、工具和流程[M]. 人民郵電出版社. 2007
評論