多路同步串口的FPGA傳輸實(shí)現
—— Design of Multi-channel Synchronous Serial Transmission Base on FPGA
作者：
時(shí)間：2009-05-21
來(lái)源：詹必勝 吳斌方 楊光友 湖北工業(yè)大學(xué)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
隨著(zhù)集成電路技術(shù)的發(fā)展，FPGA和DSP以及ARM以其體積小、速度快、功耗低、設計靈活、利于系統集成、擴展升級等優(yōu)點(diǎn)，被廣泛地應用于高速數字信號傳輸及數據處理，以DSP+FPGA+ARM的架構組成滿(mǎn)足實(shí)時(shí)性要求的高速數字處理系統已成為一種趨勢，本文主要研究FPGA在高速多路數據傳輸中的應用。
本文引用地址：http://dyxdggzs.com/article/94602.htm系統結構
在DSP多路串行數據同時(shí)向ARM發(fā)送的系統中，因為數據通道有并行要求，應用FPGA硬件并行的特點(diǎn)，由FPGA并行接收多路數據，經(jīng)過(guò)緩沖后再發(fā)送至ARM進(jìn)行數據的高級處理的方案，系統結構圖如圖1所示。
圖1 系統結構圖
FPGA處理模塊實(shí)現
DSP的串口傳輸方式為同步串口，每組DSP串口有4個(gè)端口，分別為:clk , frame , data_a，data_b[3]。數據端口有兩個(gè)，本例中只使能data_a,以下統一稱(chēng)為data。
DSP同步串口傳輸時(shí)序如圖2所示，當frame為1時(shí)，串行數據有效，當frame為0時(shí)，一幀數據傳輸結束。本例中DSP傳輸的一幀數據為32bit。
圖2 DSP同步串口傳輸時(shí)序圖
評論