3G與超3G：利用多核處理器優(yōu)勢實(shí)現卓越3G、WiMAX 及LTE性能

　　優(yōu)先化與平衡

　　當今的 SoC 一般是多內核 DSP，采用必須進(jìn)行互操作和同步化的獨立 IP 模塊，以實(shí)現單個(gè)完整的調制解調器功能。這種架構需要采取某種方式對任務(wù)進(jìn)行優(yōu)先排序，然后將它們映射到多內核環(huán)境。

　　最簡(jiǎn)便的選擇是在 DSP 內核之間分配用戶(hù)，以使每個(gè)內核都能維護其自己的隊列。但是這樣做存在兩個(gè)缺點(diǎn)。第一個(gè)缺點(diǎn)是，所有用戶(hù)可能需要共享某些功能，如過(guò)濾與解調等；第二個(gè)缺點(diǎn)是，某些功能可能需要共享協(xié)處理器或外設，因而它們不具備完全的獨立性。因此，優(yōu)先隊列集合之間的交互會(huì )變得很復雜，從而很難保證實(shí)時(shí)性能。此外，協(xié)處理器與外設也變得更為復雜，因為它們必須支持多個(gè)內核的訪(fǎng)問(wèn)，從而必須決定哪個(gè)內核的任務(wù)優(yōu)先。所有這些都會(huì )增加硬件與軟件驅動(dòng)程序的復雜性，并使最終系統的測試變得難度更大，也更耗時(shí)。

　　為了避免上述缺點(diǎn)，TCI6488 采取了不同的方案：為單個(gè)內核分配一個(gè)功能任務(wù)，這樣每個(gè)內核都負責唯一一組功能。一般情況下，每個(gè)負責加速特定功能類(lèi)型的協(xié)處理器都與單個(gè)內核相關(guān)聯(lián)。這種方案可以顯著(zhù)簡(jiǎn)化協(xié)處理器執行的任務(wù)排序。外設在許多情況下也與單個(gè)內核通信，從而減少驗證任務(wù)是否需要數據所做的測試。

　　由于 DSP 可用于實(shí)現各種功能，TCI6488 SoC的設計在必要時(shí)均具有高度的對稱(chēng)性。例如，TCI6488 中的所有內核都可以訪(fǎng)問(wèn)接收機加速器協(xié)處理器 （RAC）。這種設計允許在所有內核中運行相同的功能，同時(shí)在需要時(shí)仍然能為所有內核提供對所有協(xié)處理器和外設資源的訪(fǎng)問(wèn)。不過(guò)，建議系統設計人員讓一個(gè)內核與 TCI6488 DSP 中的 RAC 交互，以便簡(jiǎn)化器件的操作。

　　通過(guò)在多個(gè)內核之間實(shí)現資源負載平衡，根據適用于每個(gè)任務(wù)的代碼，單個(gè)內核有可能先于其他內核達到自己的最高容量。解決方法是進(jìn)行重新分組，這是一種需要完全改變軟件架構的做法，同時(shí)也是完成 DSP 測試后系統設計人員極力避免的步驟。由于軟件無(wú)線(xiàn)電廣播 （SDR） 方法與工具的不斷發(fā)展，軟件分組工作可得到顯著(zhù)簡(jiǎn)化。

　　TCI6488 等 DSP 已經(jīng)采用代碼周期估算、電子數據表和事務(wù)級模型為 WCDMA SoC 開(kāi)發(fā)被推薦的軟件分組功能。TCI6488 DSP 實(shí)現了這種分組，而且這樣既可提供一個(gè)近乎完美的解決方案，又能實(shí)現簡(jiǎn)單性：一個(gè) DSP 內核控制 RAC，另一個(gè)控制 Turbo 協(xié)處理器 （TCP） 與 ViterBi 協(xié)處理器，而由第三個(gè)執行發(fā)射碼片速率加速以及與天線(xiàn)陣列接口的輸出通信。

　　對于其他標準（如不采用 RAC 的基于 OFDM 的標準），更易于開(kāi)發(fā)對稱(chēng)軟件架構。在這些情況下將難題分組變得更為簡(jiǎn)單，因此 FFT/IFFT 和部分調制及解調由一個(gè)內核執行，其結果被發(fā)送到另一個(gè)內核進(jìn)行符號率處理。這種方法可以簡(jiǎn)化天線(xiàn)接口或串行 RapidIO（如果天線(xiàn)數據采用此類(lèi)接口）與負責處理前端的其他 DSP 內核之間的通信。另外，它還可以簡(jiǎn)化后端符號速率處理及其與以太網(wǎng)或串行 RapidIO 外設的通信。

　　事實(shí)上，OFDMA 調制是針對所有用戶(hù)聯(lián)合執行的，無(wú)法完全分配到不同 DSP 內核。因此，作者認為，軟件架構的簡(jiǎn)單性以及眾多調制解調器算法的性質(zhì)是系統設計人員分組任務(wù)、進(jìn)而造成軟件在各種 DSP 內核之間不對稱(chēng)的部分主要原因。

　　在多個(gè)SoC 之間實(shí)現資源平衡

　　另一個(gè)問(wèn)題是每個(gè) SoC 是否應當具有不同任務(wù)，如一個(gè) SoC 只執行符號速率解碼，而另一個(gè)集中執行碼片速率調制。難點(diǎn)是所有片上協(xié)處理器都無(wú)法得到有效利用。

　　例如，僅執行符號速率處理的 TCI6488 器件需要更為強大的功能，因此需要高功率、大尺寸的 Turbo 與 Viterbi 解碼器。但是此解碼器無(wú)法用于另一個(gè)只執行碼片速率關(guān)聯(lián)的 SoC，因此需要功能強大得多的接收加速器。除非每個(gè)電路板的功能都具有不同的 SoC，否則協(xié)處理器就必須滿(mǎn)足每項功能的最差情況需求。為每組功能都構建不同的 SoC 是一種資金浪費。

　　專(zhuān)用于特定功能子集的 SoC 同樣也不利于可擴展系統。顯然，如果希望提高電路板的通道密度，讓每個(gè) SoC 執行相同一組功能，我們只需在電路板中添加更多 SoC.但TCI6488 只需極少的附加硬件即可實(shí)現上述目的。天線(xiàn)接口與串行 RapidIO 都能夠以菊花鏈方式連接，而以太網(wǎng)和 RapidIO 接口可以連接到交換機。

　　但是，如果不同的 SoC 提供不同的功能，為了實(shí)現系統的可擴展性，用戶(hù)數量基本上必須加倍。如果所需用戶(hù)數量增加 15％，再添加一個(gè) SoC 可將負責符號速率處理的 SoC 的能力提高 15％，但其利用率卻只有 15％。其他 SoC 同樣如此，這使擴展后的解決方案效率極低。

　　對于采用多內核、協(xié)處理器加速 SoC 的系統設計，在電路板級可擴展性最高以及可實(shí)現最簡(jiǎn)單、最易于測試軟件的系統架構中，SoC 中的每個(gè) DSP 內核都執行一個(gè)唯一的子集任務(wù)，但是系統中的每個(gè) SoC 都執行與其他 SoC 相同的組任務(wù)。TCI6488 可專(zhuān)門(mén)適用于 WCDMA/HSPA 網(wǎng)絡(luò )中的這種情況，其側重采用相同方式高效靈活地支持其他調制解調器標準。

　　最終成果是在 3G 或 4G BTS 中采用多內核 DSP 來(lái)提供獲得成功所需的性能與電源效率組合。但是，并非所有多內核 DSP 生來(lái)相同，因此，對于系統設計人員來(lái)說(shuō)，同樣重要的另一個(gè)選擇是由廣泛功能庫和其他工具提供支持的 DSP，以確保降低開(kāi)發(fā)成本并加速上市進(jìn)程。