淺析SoC時(shí)代的多核DSP產(chǎn)品

       數字信號處理器（DSP） 是對數字信號進(jìn)行高速實(shí)時(shí)處理的專(zhuān)用處理器。在當今的數字化的背景下，DSP已經(jīng)成為電子工業(yè)領(lǐng)域增長(cháng)最迅速的產(chǎn)品之一。

       據世界半導體貿易統計組織 （WSTS）發(fā)布的統計和預測報告顯示，1996～2005年，全球DSP市場(chǎng)將一直保持穩步增長(cháng)，2005年的增長(cháng)率將達34%。因此，全球DSP市場(chǎng) 的前景非常廣闊，DSP已成為數字通信、智能控制、消費類(lèi)電子產(chǎn)品等領(lǐng)域的基礎器件。隨著(zhù)應用領(lǐng)域的擴大，人們對DSP應用系統的性能、功耗和成本提出了 越來(lái)越高的要求，并嘗試著(zhù)在單一硅片上集成更多的處理器核，于是多核DSP應運而生，并推動(dòng)了SoC產(chǎn)業(yè)的成長(cháng)和壯大，一躍成為SoC時(shí)代的驕子。

      多核DSP的應用市場(chǎng)

       3G移動(dòng)通信

       多核DSP 最重要的應用領(lǐng)域之一就是3G數字移動(dòng)通信。其中包括基站和移動(dòng)終端兩方面的應用?；舅褂玫腄SP更注重高性能，對成本和功耗不是非常敏感。而移動(dòng)終 端要面向具體的用戶(hù)，設計時(shí)必須在功能、功耗、體積、價(jià)格等方面進(jìn)行綜合考慮，因此移動(dòng)終端對核心處理器的要求更加苛刻。

       2G數字蜂窩電話(huà)的核心處理器都是基于雙處理器結構的，即包含1個(gè)DSP和1個(gè)RISC微控制器（MCU）。DSP用來(lái)實(shí)現通信協(xié)議棧中物理層協(xié)議的功能；而MCU則用來(lái)支持用戶(hù)操作界面，并實(shí)現上層通信協(xié)議的各項功能。

       3G 數字移動(dòng)通信標準增加了通信帶寬，并更加強調高級數據應用，例如可視電話(huà)、GPS定位、MPEG4播放等。這就對核心處理器的性能提出了更高的要求，即能 夠同時(shí)支持3G移動(dòng)通信和數據應用。在現代化的3G系統中，對處理速度的要求大概要超過(guò)60～130億次每秒運算。如果用現有的DSP，需要20～80片 低功耗DSP芯片才能滿(mǎn)足要求。因此，承擔這一重任的多核DSP處理器芯片必須在功耗增長(cháng)不大的前提下大幅度提高性能，并且要具備強大的多任務(wù)實(shí)時(shí)處理能 力。多核DSP在嵌入式操作系統的實(shí)時(shí)調度下，能夠將多個(gè)任務(wù)劃分到各個(gè)內核，大大提高了運算速度和實(shí)時(shí)處理性能。這些特點(diǎn)將使3G手機能夠同時(shí)支持實(shí)時(shí) 通信和用戶(hù)交互式多媒體應用，支持用戶(hù)下載各種應用程序。圖1給出了一種3G通信多核DSP處理器的架構。

      軍事應用

       多核DSP在軍事領(lǐng)域的應用主要包括軟件無(wú)線(xiàn)電和目標識別兩大方面。

       軟件無(wú)線(xiàn)電(SR) 是將標準化、模塊化的硬件功能單元通過(guò)高速總線(xiàn)或高速網(wǎng)絡(luò )等連接形成一個(gè)通用的數字式硬件平臺，再通過(guò)軟件加載的方式來(lái)實(shí)現各種類(lèi)型無(wú)線(xiàn)通信系統的開(kāi)放式 體系結構。采用軟件無(wú)線(xiàn)電技術(shù)實(shí)現的通信系統靈活性強，易于實(shí)現與不同的頻帶、帶寬和調制方式的通信系統的互連、互通，系統的升級更新方便，能更充分地利 用有限的頻譜資源。圖2給出了一種SR的體系結構。SR的基帶處理部分的計算非常密集，要完成信號的調制/解調、編/譯碼、交織/去交織、擴頻/解擴、加 /解密、信道均衡、定時(shí)、同步甚至信源編碼等工作，產(chǎn)生所謂DSP瓶頸。傳統的方法是采用樹(shù)狀結構或網(wǎng)狀結構的多處理器技術(shù)，用可編程器件（如 FPGA）、DSP和通用CPU等結合實(shí)現。多核DSP的出現將有助于解決DSP瓶頸問(wèn)題，并成為SR的核心部件。

       另外，軍用導彈、魚(yú)雷、雷達中大量采用目標識別技術(shù)。其核心算法就是把傳感器采集的實(shí)時(shí)圖像與存儲在系統中的原有地圖進(jìn)行對比，以確定導彈的現有方位并及時(shí)調整飛行姿態(tài)，因此這類(lèi)應用的實(shí)時(shí)性要求非常高。如果采用多核DSP，就可以把整個(gè)地圖劃分成多個(gè)小塊，在多個(gè)DSP核上同時(shí)進(jìn)行圖像對比運算，找出最大匹配目標。

      數字消費類(lèi)電子

       DSP是數字消費類(lèi)電子產(chǎn)品中的關(guān)鍵器件，這類(lèi)產(chǎn)品的更新?lián)Q代非?？?，對核心DSP的性能追求也無(wú)止境。

       由于DSP的廣泛應用，數字音響設備得以飛速發(fā)展，帶數碼控制功能的多通道、高保真音響逐漸進(jìn)入人們的生活。此外，DSP在音效處理領(lǐng)域也得到廣泛采用，例如多媒體音效卡。在語(yǔ)音識別領(lǐng)域，DSP也大有用武之地。Motorola公司等廠(chǎng)商正在開(kāi)發(fā)基于DSP的語(yǔ)音識別系統。

        數字視頻產(chǎn)品也大量采用高性能DSP。 例如數碼攝像機，已經(jīng)能夠實(shí)時(shí)地對圖像進(jìn)行MPEG4壓縮并存儲到隨機的微型硬盤(pán)甚至DVD光碟上。此外，多核DSP還應用在視頻監控領(lǐng)域。這類(lèi)應用往往 要求具有將高速、實(shí)時(shí)產(chǎn)生的多路視頻數字信號進(jìn)行壓縮、傳輸、存儲、回放和分析的功能，其核心的工作就是完成大數據量、大計算量的數字視頻/音頻的壓縮編碼處理。

      數字電視的普及也將使用大量高性能DSP。 Philips半導體電視機和機頂盒市場(chǎng)副總裁Julian認為，結合多種網(wǎng)絡(luò )傳輸方式的多模式并且融合了PVR（個(gè)人視頻錄像）功能的高端機頂盒將成為 未來(lái)家庭媒體的中心。人們通過(guò)機頂盒不但可以進(jìn)行視頻點(diǎn)播，而且可以實(shí)現在線(xiàn)購物、電視醫院、遠程互動(dòng)教育等功能。

      智能控制設備

       汽車(chē)電子設備是這一領(lǐng)域的重要市場(chǎng)之一?，F代駕乘人員對汽車(chē)的安全性、舒適性和娛樂(lè )性等要求越來(lái)越高。多核的DSP也將逐漸進(jìn)軍這一領(lǐng)域。例如在主動(dòng)防御式安全系統中，ACC（自動(dòng)定速巡航）、LDP（車(chē)線(xiàn)偏離防止）、智能氣囊、故障檢測、免提語(yǔ)音識別、車(chē)輛信息記錄等都需要多個(gè)DSP各司其職，對來(lái)自各個(gè)傳感器的數據進(jìn)行實(shí)時(shí)處理，及時(shí)糾正車(chē)輛行駛狀態(tài)，記錄行駛信息。

       此外，多核DSP在智能機器人、工業(yè)控制領(lǐng)域也有非常廣闊的市場(chǎng)。

       多核DSP的技術(shù)基礎

       芯片制造工藝技術(shù)的進(jìn)步和SoC設計與驗證水平的提升分別是多核DSP誕生的“硬件”基礎和“軟件”基礎。

        目前，TI 生產(chǎn)DSP芯片的工藝已經(jīng)達到75nm的水平，能夠在一塊僅有拇指大小的單芯片上集成8個(gè)TMS320DSP內核。據TI預測，到2010年，DSP工藝 將穩定在65nm，芯片的集成度將會(huì )增加11倍，在單個(gè)芯片內將能集成5億只晶體管。因此，制造工藝的進(jìn)步，晶體管集成度的增加將為多核DSP掃清前進(jìn)道 路上的第一道障礙。

       另外，多核DSP 也離不開(kāi)SoC設計水平的進(jìn)步。SoC設計可以對整個(gè)系統的模型算法、軟硬件功能、芯片結構、各電路模塊直至器件的設計進(jìn)行綜合考慮，可以在同樣的工藝條 件下，實(shí)現更高性能的系統指標。具體來(lái)說(shuō)，軟硬件協(xié)同設計、軟硬件協(xié)同驗證、IP核生成與復用、高速互連總線(xiàn)、低功耗設計等多項SoC關(guān)鍵設計技術(shù)已經(jīng)有 人展開(kāi)研究，并取得了突破性進(jìn)展。

     多核DSP的實(shí)例

      同構多核DSP

      這類(lèi)多核DSP內部集成了若干個(gè)結構對等的DSP核，不存在其他處理器核。

       AD 公司的BlackfinTM嵌入式對稱(chēng)多處理器ADSP-BF561內部集成了2個(gè)對稱(chēng)的600MHz高性能BlackfinTM內核，片內共享 328KB的存儲器。該處理器采用類(lèi)RISC的寄存器和指令模式，易于編程和編譯優(yōu)化，同時(shí)具有先進(jìn)的跟蹤、調試和性能監測方式。BlackfinTM內 核采用動(dòng)態(tài)功耗管理技術(shù)，可以改變電壓和頻率，從而為便攜式應用提供更長(cháng)的待機時(shí)間。

       TI 公司的TMS320VC5441浮點(diǎn)DSP內部集成了4個(gè)C54x核，每個(gè)核具有192KB的局部存儲器、3個(gè)多通道緩沖串口、DMA、定時(shí)器等部件。每 個(gè)子系統都具有獨立的程序和數據空間，可以同時(shí)訪(fǎng)問(wèn)指令和數據。該DSP采用了很多并行訪(fǎng)存指令，可以在一拍內完成2讀1寫(xiě)操作，從而大大提高了并行性。 片內共享512KB的程序存儲器。圖3給出了該DSP的組成結構。

      異構多核DSP

       異構多核DSP是最常見(jiàn)的一類(lèi)多核DSP，其中既包含DSP核，又包含用于控制的MCU（微控制器）核，從而充分發(fā)揮DSP的處理速度和MCU的控制功能。

       TI 公司的SMJ320C80是世界上第一個(gè)單芯片并行MIMD（多指令多數據）DSP。其中集成了一個(gè)性能為100MFLOPS的32位RISC浮點(diǎn)CPU 核、4個(gè)32位并行處理DSP、一個(gè)傳輸控制器（TC）、一個(gè)視頻控制器（VC）。所有的處理器通過(guò)Crossbar進(jìn)行耦合，共享50KB的片上 RAM，每秒可以完成20億次運算。該處理器主要面向軍用領(lǐng)域。

       TI 公司的OMAP處理器是這類(lèi)DSP的典型代表。圖4給出了最新推出的OMAP2420的組成結構。該處理器采用90nm工藝，集成了主頻為330MHz的 ARM1136核、TMS320C55x DSP核、2D/3D圖形加速器、圖像與視頻加速器、共享存儲控制器/DMA等，能夠實(shí)現30幀每秒VGA分辨率的全動(dòng)態(tài)視頻編解碼。

       Motorola 公司針對窄帶無(wú)線(xiàn)系統（例如GSM和TDMA/AMPS）應用，優(yōu)化設計出了結構非常緊湊的雙核DSP產(chǎn)品DSP56654。該處理器內部集成了 Motorola的32位RISC控制器M-CORETM、DSP56600內核以及豐富的外設部件。其中M-CORETM內核采用32位的 Load/Store RISC架構，16位的定長(cháng)指令和4級流水線(xiàn)設計。該處理器具有靜態(tài)和動(dòng)態(tài)功耗管理功能，能夠在-40℃～85℃溫度范圍內工作。

       Cradle 公司是DSP領(lǐng)域的后起之秀，其最近推出的高性能CT3616處理器內部集成了16個(gè)DSP核與8個(gè)GPP（通用處理器）核，主頻375MHz，能夠進(jìn)行 16路MPEG4 SP@L3實(shí)時(shí)編碼，最高DSP性能達到96G MAC運算?？删幊蘄/O是該處理器的另外一大特色，共有144個(gè)可編程的I/O引腳，允許用戶(hù)自定義接口。該處理器集成的DDR DRAM接口可以?huà)旖?33MHz的DDR存儲器。全芯片的功耗僅僅為4.5W，可以應用于音頻/視頻編碼、多路監控、系統控制等領(lǐng)域。

       瑞薩半導體（Renesas） 最新推出的32位RISC處理器SuperHTM系列也采用了多核DSP的結構。其中具有代表性的產(chǎn)品有SH7720。該處理器集成了一個(gè)32位 SuperHTM架構的RISC CPU核、一個(gè)DSP內核、32KB的Cache存儲器、16KB的X/Y存儲器，此外還包含中斷控制器、高速DMA控制器、USB主機接口、LCD控制 器、A/D和D/A轉換器、SIM卡接口等豐富的外設部件。

      DSP核+協(xié)處理器

      這類(lèi)DSP一般針對某一類(lèi)應用集成專(zhuān)用的協(xié)處理器，從而對DSP實(shí)現算法加速。TI的研究表明，對于像MPEG4編解碼這樣的任務(wù)，使用協(xié)處理器可以降低50%的DSP負荷，從而平衡系統功耗。

       TI 公司的高性能數字信號處理器TMS320C6416是這類(lèi)多核DSP的典型代表。該DSP除了包含一個(gè)功能強大的C64x DSP核之外，還集成了一個(gè)維特比協(xié)處理器（VCP）和一個(gè)Turbo解碼協(xié)處理器。其中維特比協(xié)處理器用于語(yǔ)音和低碼率數據通道解碼，支持500個(gè) 8Kb/s碼率的語(yǔ)音通道，并且可以對強制長(cháng)度、碼率和幀長(cháng)度等解碼參數進(jìn)行編程。Turbo協(xié)處理器用于高碼率數據通道的解碼，支持35個(gè) 384Kb/s碼率的數據通道。

       另外一個(gè)例子就是Motorola 公司的MSC8126 多核DSP。該DSP集成了4顆StarCoreTM DSP核、一個(gè)Turbo協(xié)處理器、一個(gè)維特比協(xié)處理器、UART接口、4個(gè)TDM串行接口、32個(gè)通用定時(shí)器、以太網(wǎng)接口及16通道DMA。該DSP在 最先進(jìn)的90nm工藝下生產(chǎn)，在400MHz主頻下，其4個(gè)擴展內核可以達到最高每秒6400MMAC(百萬(wàn)次乘加操作)的性能。除了每個(gè)DSP核內包含 228KB的M1存儲器之外，片內還集成了476KB的共享M2存儲器。支持可變長(cháng)指令是該DSP的另外一個(gè)特點(diǎn)。

       多核DSP面臨的挑戰

       低功耗

       多核DSP 帶來(lái)了更高的性能，但它相比傳統的單核DSP也帶來(lái)了更大的功耗。嵌入式應用，例如手機、數碼相機等對功耗非常敏感。在2G通信時(shí)代習慣了200小時(shí)待機 時(shí)間的手機用戶(hù)很難接受待機時(shí)間僅僅為一天的3G手機。因此多核DSP面臨的第一個(gè)挑戰就是如何有效的降低平均功耗。

       從硬件技術(shù)上來(lái)看，可以采用動(dòng)態(tài)電源管理技術(shù)，設置全速、半速、休眠等工作模式，根據當前的任務(wù)強度和功耗監測信息，及時(shí)調整電壓和頻率，關(guān)閉暫時(shí)不使用的模塊，以降低功耗。另外，根據特定的應用需求，設置專(zhuān)門(mén)的協(xié)處理器，同樣可以減少DSP內核的運算強度。

        從軟件技術(shù)上來(lái)看，在編譯指導下的多核DSP低功耗優(yōu)化技術(shù)非常具有潛力。低功耗編譯技術(shù)主要包括編譯指導的動(dòng)態(tài)電壓調節、多線(xiàn)程功耗模型下的低功耗編譯調度等。在操作系統的支持下，通過(guò)合理的調度，使處理器資源與算法需求相適應，例如在DSP核+MCU的模式下，MCU就不應該處理DSP的有關(guān)程序。

       互連與存儲系統

       隨著(zhù)芯片面積的增大，長(cháng)線(xiàn)互連延遲和信號完整性已經(jīng)成為制約芯片主頻的關(guān)鍵因素。當片上DSP 核較少時(shí)，可用簡(jiǎn)單的總線(xiàn)結構或者Crossbar互連；當DSP核較多時(shí)可用二維mesh網(wǎng)絡(luò )、3D Torus等進(jìn)行互連，設計者必須在網(wǎng)絡(luò )開(kāi)銷(xiāo)以及多核之間耦合的程度之間進(jìn)行權衡，同時(shí)還要注意互連拓撲的可擴展性。為提高互連性能，應該采用高頻、高帶 寬的超深亞微米片上互連結構，以便高效地實(shí)現節點(diǎn)間通信。

        針對數據密集型的應用，多核DSP必須解決存儲系統的效率問(wèn)題。為此，必須要解決一系列關(guān)鍵技術(shù)，例如應該設計多大的片內存儲器？數據的共享和通信在存儲層次的哪一級來(lái)完成？Cache一致性在哪一級實(shí)現更合理？是通過(guò)片內共享存儲器還是高速總線(xiàn)進(jìn)行多核之間的通信？存儲結構如何支持多線(xiàn)程的應用？

        編譯技術(shù)與操作系統

        多核DSP 能否發(fā)揮最高的性能，在很大程度上取決于編譯優(yōu)化和嵌入式操作系統的有力支持。例如，多核DSP對多線(xiàn)程程序能夠提供較高的性能，但是對于單線(xiàn)程應用的性 能反而不高，甚至比單核DSP的性能還要低，從而出現“三個(gè)臭皮匠不頂一個(gè)諸葛亮”的尷尬局面。

       采用硬件動(dòng)態(tài)提取線(xiàn)程是一種方法，但編譯器更要擔負起自動(dòng)并行化的工作，即將串行程序自動(dòng)地轉換為等價(jià)的多線(xiàn)程并行代碼，使用戶(hù)不關(guān)心迭代空間劃分、數據共享、線(xiàn)程調度和同步等細節，減輕用戶(hù)負擔。

      更重要的是多線(xiàn)程優(yōu)化編譯技術(shù)，包括線(xiàn)程并發(fā)機制的實(shí)現、線(xiàn)程調度、線(xiàn)程級前瞻執行等技術(shù)。

      多核之間的任務(wù)調度是充分利用多處理器性能的關(guān)鍵。為滿(mǎn)足實(shí)時(shí)處理的要求，均衡各處理器負載，需要研究的任務(wù)調度機制有分布式實(shí)時(shí)任務(wù)調度算法、動(dòng)態(tài)任務(wù)遷移技術(shù)等。已有的幾種嵌入式操作系統，例如μcLinux、PalmOS、WinCE等，都還無(wú)法有效地支持多核處理器。嵌入式多核操作系統的研究任重而道遠。

     應用開(kāi)發(fā)環(huán)境

      嵌入式應用的特點(diǎn)決定了開(kāi)發(fā)人員必須能夠在很短的時(shí)間內推出能夠為市場(chǎng)所接受的應用系統。為此，多核DSP供應商必須為用戶(hù)提供簡(jiǎn)便易用的開(kāi)發(fā)、調試環(huán)境。但是面向多核處理器的編程環(huán)境始終是不成熟的，并行程序開(kāi)發(fā)技術(shù)一直難以普及。

       為此，我們可以借鑒多核通用微處理器的編程模式，即消息傳遞程序設計模式MPI 和基于編譯指導命令的程序設計模式OpenMP。但是，最終的發(fā)展趨勢還將是集成化的VSP（Virtual Single Processor，虛擬單處理器模型）開(kāi)發(fā)環(huán)境，在這一環(huán)境下用戶(hù)能夠像開(kāi)發(fā)單處理器程序一樣去開(kāi)發(fā)多核應用系統，在同一平臺上完成編程、調試、編譯優(yōu) 化和連機測試的過(guò)程。

       例如，Cradle 公司在推出CT3600系列多核DSP的同時(shí)，還推出了相應的多核開(kāi)發(fā)工具，包括ANSI C編譯器、針對DSP進(jìn)行了時(shí)序優(yōu)化的Cradle C語(yǔ)言、eCOS實(shí)時(shí)操作系統、INSPECTORTM代碼開(kāi)發(fā)與調試器和RDS3600硬件開(kāi)發(fā)平臺等，從而為用戶(hù)提供了一攬子的解決方案。