一種實(shí)現RS 422通信協(xié)議的接口電路

　　目前通用的串行通信接口標準主要有RS 232，RS 422和RS 485，其中RS 232屬于單端不平衡傳輸協(xié)議，傳輸距離短，抗干擾性差;RS 485與RS 422均為平衡通信接口，但RS 485他只有一對雙絞線(xiàn)，工作于半雙工模式。RS 422屬于一種平衡通信接口，采用全雙工通信模式，傳輸速率高達10 Mb/s，傳輸距離長(cháng)2 000 m，并允許在一條平衡總線(xiàn)上連接最多10個(gè)接收器[1]。由于該類(lèi)電路的優(yōu)異性能，RS 422接口芯片已廣泛應用于工業(yè)控制、儀器、儀表、多媒體網(wǎng)絡(luò )、機電一體化產(chǎn)品等諸多領(lǐng)域。

　　1 系統概述

　　RS 422通信接口芯片系統框圖如圖1所示，主要包含數據發(fā)送模塊和接收模塊。接收模塊主要是將通信總線(xiàn)差分電壓轉換成數字量送給主機，發(fā)送模塊主要是將主機發(fā)送的數字量轉換成差分電壓輸出。DIN是TTL/CMOS信號輸入端口，TX1，TX2為相應的差分信號輸出端。RX1，RX2為差分信號輸入端口，DOUT為T(mén)TL/CMOS電平輸出口。EN為使能輸入端，通過(guò)使能模塊控制整個(gè)芯片的工作與否。此外還含有溫控模塊，在高溫下關(guān)斷芯片，起到過(guò)熱保護的作用。

　　2 電路設計

　　根據RS 422通信規范的描述，數據發(fā)送端使用2根信號線(xiàn)發(fā)送同一信號(2根線(xiàn)的極性相反)，在接收端對這兩根線(xiàn)上的電壓信號相減得到實(shí)際信號。邏輯"1"以?xún)删€(xiàn)間的電壓差為+(2～6 V)表示，邏輯"0"以?xún)删€(xiàn)間的電壓差為-(2～6 V)表示。

　　因此，發(fā)送器的目的就是要接收TTL/CMOS信號并把他轉換為一對符合要求的差分信號，而接收器則與之相反。

　　2.1發(fā)送器電路的設計

　　發(fā)送器電路的設計有2種方法，一種不限擺率，發(fā)送數據速度可達10 Mb/s，但受信號在傳輸線(xiàn)上的反射(re-flection)、電磁干擾(electron magnet interference)的影響，傳輸距離較短;另一種采取限擺率技術(shù)，通過(guò)降低數據傳送速度達到長(cháng)距離傳輸的目的[2]。本文采取第一種方法。

　　在CMOS工藝下，這種電路很容易實(shí)現，關(guān)鍵是選擇具有合適尺寸的電路使其符合輸出電流及功率要求。如圖2所示為本文設計的電路圖，電路要求是輸出電平同TTL電平的兼容，所以輸功率管采用的都是NMOS管。

　　圖2中DIN為數據輸入端，EN為使能端，EN為高電平時(shí)電路工作。當DIN為高時(shí)，N0及N3導通而N1，N2截止，T×1輸出高電平而T×2輸出低電平。反之，若DIN為低時(shí)，N0及N3截止而N1，N2導通。這樣，邏輯控制電路便將標準的TTL/CMOS信號分為2路大小相等，相位相反的差分信號T×1和T×2。為提供合適的驅動(dòng)電流，輸出管采用較大的尺寸。

　　2.2接收器電路設計

　　接收電路接收RS 422的標準差分信號并將其轉化為CMOs/TTL電平，其核心電路為一比較器[3]，主要功能是完成差分信號R×1，R×2的比較，若R×1>R×2，則輸出高電平1，若R×1

　　如圖3所示，P14～P16與N14，N15構成啟動(dòng)電路，P12，P13與N12，N13，R0構成偏置電路，P0～P6與。N0～N5為比較電路，該比較器利用內部正反饋實(shí)現遲滯電壓控制[4]，以防止受噪聲干擾造成輸出端的頻繁跳變。遲滯電壓可通過(guò)調節N0，N1，N2，N3的寬長(cháng)比來(lái)實(shí)現。以N1，N2支路為例，闡述閾值電壓的推導：當R×1為高，R×2為低時(shí)，P1及N1，N2支路導通：R×2不斷降低，與R×1差值達到VTRP輸出跳變：

　　本文選擇100 mV的遲滯電壓，有效保證了系統的穩定性。由比較器輸出的電壓，經(jīng)過(guò)施密特觸發(fā)器及反相器整形后，成為標準的方波信號輸出。

　　2.3過(guò)溫保護電路的設計

　　過(guò)溫保護電路如圖4所示。

　　電路中使用與發(fā)送電路中結構相同的遲滯比較器，設置了95℃和135℃兩個(gè)溫度跳轉點(diǎn)，消除了熱振蕩現象。

　　溫度保護電路的工作原理如下：N5，N6，P2，P3，P4， Q3，Q4及R4，R3，R1構成基準發(fā)生電路，Y為基準電壓輸出點(diǎn)。由于共源共柵器件的作用，N5，N6源端電位近似相等，可得：

　　其中n為Q4，Q3發(fā)射極面積之比，取R2=R3，則：

　　基準電壓[5]：

　　通過(guò)調節R2與R1的比值使基準電壓具有零溫度系數，調節R4的值使輸出合適的基準電壓值。

　　X點(diǎn)電壓大約為3VBE，由于VBE是一個(gè)具有負溫度系數的量，因此隨溫度的上升而下降。常溫時(shí)，X點(diǎn)電位高于Y點(diǎn)電位，OUT端輸出高電平，芯片正常工作。當溫度上升至135℃時(shí)，X點(diǎn)電位低于Y點(diǎn)電位，比較器輸出低電平，芯片關(guān)斷。當芯片溫度再次下降，低到95℃時(shí)，比較器再次翻轉，芯片恢復正常工作。

　　3 仿真結果

　　3.1發(fā)送電路的仿真

　　波形從上至下依次為：使能信號EN、輸入波形、TX1、TX2、負載電阻電流。從圖5中可以看出，發(fā)送器電路能夠將一路CMOS信號轉換為一對大小相等、方向相反的差分信號。在帶100 Ω負載時(shí)，輸出高電平為3 V，低電平0.3 v，負載電流27 mA，延遲9 ns上升時(shí)間4 ns，下降時(shí)間5 ns。使能信號EN為低時(shí)，電路不工作。

　　3.2接收電路的仿真

　　圖6給出了接收電路的仿真情況，他能夠將差分信號轉換為標準CMOS電平，延遲大約為2 ns，上升約為0.5 ns，下降時(shí)間約為1 ns，遲滯電壓約為1 00 mV。

　　3.3過(guò)溫保護模塊的仿真

　　對溫度保護電路在0～140℃范圍內進(jìn)行掃描可得如上曲線(xiàn)，當芯片溫度上升至大約在135℃時(shí)，溫度保護模塊輸出低電平，關(guān)斷芯片。當芯片溫度下降至95℃時(shí)，溫度保護模塊輸出電平跳變，芯片恢復正常工作。

　　4 版圖設計

　　(1)為了防止電阻寄生的PN結正向導通，圖4比較電路中R1，R2，R3，R4不能選取有源區電阻，只能選取多晶硅電阻。繪制時(shí)要注意匹配，如采用1∶2∶4的匹配方式。為了保證所有電阻所處的光刻環(huán)境一樣，還在電阻陣列2邊增加了dummy電阻。

　　(2)對稱(chēng)性設計：電路中所有對稱(chēng)的MOS管及PNP管都要注意匹配，繪制版圖時(shí)，可以把一個(gè)大的MOS管分成若干小管，采用共質(zhì)心對稱(chēng)的方式以避免工藝的橫向偏差和縱向偏差的影響，并添加dummy管。對于PNP管，如發(fā)射極面積比為1∶8的Q4和Q3，可采用1∶8的排列方式，即將Q3分成8個(gè)相同的PNP管，對稱(chēng)排列在Q4周?chē)?/p>

　　(3)ES[)設計：ESD不僅僅要在放在I/O PAD旁，VDD及GND之間的ESD保護同樣要引起高度注意，這可以通過(guò)添加sLtpply clamp電路實(shí)現。ESD器可采用LVTSCR結構以獲得更加穩定的性能。

　　(4)輸山功率管設計：對于驅動(dòng)器部分的輸山火功率管，采用又指晶體管的設計方式，以減少漏源結面積和柵電阻。

　　(5)保護環(huán)設計：為保護一些結構，要在適當的電路外圍添加保護環(huán)。本芯片采用P襯底N阱工藝，有2種保護環(huán)，N阱的周?chē)鷳摷游丈僮与娮拥腘型保護環(huán)(nt-ap)，ntap環(huán)接VDD，隔離襯底噪聲;P襯底的周?chē)鷳摷游丈僮涌昭ǖ腜型保護環(huán)(ptap)，ptap環(huán)接gnd，吸收襯底噪聲。而且雙環(huán)對少子的吸收效果比單環(huán)好。添加保護環(huán)可有效防止閂鎖效應的發(fā)生。由于電路中功率管寬長(cháng)比較大，其上的電流及消耗的功率也較大，容易干擾其他電路，因此需要在功率管及附近的電路的周?chē)謩e都添加保護環(huán)。

　　5 結 語(yǔ)

　　設計了一款適用于RS 422通信協(xié)議的接口芯片，他具有高傳輸速率、大驅動(dòng)電流、低靜態(tài)關(guān)斷電流的特點(diǎn)，且具有多種保護電路，能抵抗惡劣環(huán)境，可廣泛用于各類(lèi)數據通信領(lǐng)域。