3D芯片設計趨于成熟　半導體未來(lái)走向整合開(kāi)發(fā)

　　電子系統層級(ESL)和高階合成(HLS)方案試圖以硬體取代軟件。法新社在過(guò)去，由于軟件內容不多、產(chǎn)品制備不容易延滯，開(kāi)發(fā)業(yè)者會(huì )先設計硬體，再完成軟件設計。時(shí)至今日，軟件內容大增，軟件設計逐漸比硬體占更多時(shí)間與成本，且是產(chǎn)品功能重要實(shí)現關(guān)鍵。

　　軟件功能受到重視之甚，使得硬體開(kāi)始被視為支援軟件最佳化之平臺?，F在許多開(kāi)發(fā)業(yè)者會(huì )先設計軟件，并依據成本、功耗、存儲器容量、體積等軟件效能限制，去建造支援該軟件的硬體設計。

　　軟、硬體不只是技術(shù)層面需要顧及，還牽涉到公司結構問(wèn)題，傳統公司部門(mén)分化根深蒂固，而組織須將整體系統列入考量而非單純優(yōu)化軟件或硬體。

　　電子系統層級(ESL)技術(shù)和高階合成(High Level Synthesis;HLS)解決方案無(wú)法解決此問(wèn)題，因為這些解決方案試圖以硬體取代軟件。

　　雖然產(chǎn)業(yè)對于軟件設計復雜度、原型、驗證品質(zhì)等要求提升使成本大增，不過(guò)進(jìn)階驗證方法、大規模IP廣泛應用、復雜性轉移至軟件、數位與類(lèi)比工具演進(jìn)等現象，都使得設計成本相對降低。

　　而物聯(lián)網(wǎng)(IoT)興起也創(chuàng )造許多新的產(chǎn)業(yè)結構需求，帶來(lái)包括小規模設計與彈性成本等不同機會(huì )，更使人們對于區塊創(chuàng )造與整合自動(dòng)化、全芯片驗證、平臺程式設計的需求大幅提升。

　　此外，物聯(lián)網(wǎng)新進(jìn)公司不見(jiàn)得需要習得電子設計技能。在很多情況下，軟、硬體最佳化是橫跨整體產(chǎn)業(yè)的挑戰，并不只是IC設計者或組織內部門(mén)單方面的問(wèn)題，因此，IC設計者得顧及整體產(chǎn)業(yè)格局，也得提升芯片抽象化層次。

　　在 硬體設計專(zhuān)案流程初期，可透過(guò)不同開(kāi)發(fā)工具來(lái)提早執行軟件整合與抽象化，例如軟件開(kāi)發(fā)工具(SDK)、虛擬平臺(Virtual Platform)、RTL模擬、模擬(Emulation)、以FPGA為基礎的客制化原型建造(custom-built FPGA-based prototypes)、運用實(shí)際芯片開(kāi)發(fā)版來(lái)開(kāi)發(fā)軟件等等。

　　許多產(chǎn)業(yè)人士認為，3D整合硬體構裝設計趨 近成熟，將是符合成本效益之解決方案。智能型系統體積持續縮小后，應用裝置則愈來(lái)愈需要將不同技術(shù)密集整合于小型封包，包括類(lèi)比、數位、射頻(RF)、微 機電系統(MEMS)等等，能提供更高的連接頻寬、更低延遲性、更大模組化與異質(zhì)化。

　　臺積電立下長(cháng)期計劃，欲以3D超級芯片整合技術(shù)模擬人腦運作方式。臺積電曾于2013年指出，希望以20瓦特功率達到此目標，不過(guò)，要達到該整合技術(shù)目標，就表示還要比現有芯片技術(shù)縮小200倍，預估要等到2028年2納米節點(diǎn)制程時(shí)才有機會(huì )實(shí)現。

　　系統級設計師一旦解決3D 整合技術(shù)的功率消耗(power dissipation)、溫度、連接度(interconnectivity)、穩定性等問(wèn)題后，即可獲得效能與功能提升優(yōu)勢。

　　未來(lái)數年內，愈來(lái)愈多電子設計自動(dòng)化(EDA)工具將從硬體、軟件、系統等層面，影響整體產(chǎn)業(yè)的微觀(guān)、宏觀(guān)設計。不過(guò)單靠EDA工具難以解決所有問(wèn)題，因此EDA、軟件、系統、硬體制造與組裝公司都可能相互購并，以聯(lián)手推出有效解決方案