全球半導體技術(shù)發(fā)展路線(xiàn)圖解析

　　一、半導體產(chǎn)業(yè)生態(tài)環(huán)境

　　半導體產(chǎn)業(yè)誕生于上世紀70年代，當時(shí)主要受兩大因素驅動(dòng)：一是為計算機行業(yè)提供更符合成本效益的存儲器;二是為滿(mǎn)足企業(yè)開(kāi)發(fā)具備特定功能的新產(chǎn)品而快速生產(chǎn)的專(zhuān)用集成電路。

　　到了80年代，系統規范牢牢地掌握在系統集成商手中。存儲器件每3年更新一次半導體技術(shù)，并隨即被邏輯器件制造商采用。

　　在90年代，邏輯器件集成電路制造商加速引進(jìn)新技術(shù)，以每2年一代的速度更新，緊跟在內存廠(chǎng)商之后。技術(shù)進(jìn)步和產(chǎn)品性能增強之間不尋常的強相關(guān)性，使得相當一部分系統性能和利潤的控制權轉至集成電路(IC)制造商中。他們利用這種力量的新平衡，使整個(gè)半導體行業(yè)收入在此期間年均增速達到17%。

　　21世紀的前十年，半導體行業(yè)全新的生態(tài)環(huán)境已經(jīng)形成：

　　一是每2年更新一代的半導體技術(shù)，導致集成電路和數以百萬(wàn)計的晶體管得以高效率、低成本地生產(chǎn)，從而在一個(gè)芯片上或同一封裝中，可以以較低的成本整合極為復雜的系統。此外，封裝技術(shù)的進(jìn)步使得我們可以在同一封裝中放置多個(gè)芯片。這類(lèi)器件被定義為系統級芯片(systemonchip，SOC)和系統級封裝(systeminpackage，SIP)。

　　二是集成電路晶圓代工商能夠重新以非常有吸引力的成本提供“新一代專(zhuān)用集成電路”，這催生出一個(gè)非常有利可圖的行業(yè)——集成電路設計。

　　三是集成電路高端設備的進(jìn)步帶動(dòng)了相鄰技術(shù)領(lǐng)域的發(fā)展，大大降低了平板顯示器、微機電系統傳感器、無(wú)線(xiàn)電設備和無(wú)源器件等設備的成本。在此條件下，系統集成商再次控制了系統設計和產(chǎn)品集成。

　　四是互聯(lián)網(wǎng)應用和移動(dòng)智能終端的崛起，帶動(dòng)了光纖電纜的廣泛部署和多種無(wú)線(xiàn)技術(shù)的發(fā)展，實(shí)現前所未有的全球移動(dòng)互聯(lián)。這個(gè)生態(tài)系統創(chuàng )造了“物聯(lián)網(wǎng)”這一新興的市場(chǎng)，而創(chuàng )新的產(chǎn)品制造商、電信公司、數據和信息分銷(xiāo)商以及內容提供商正在爭奪該市場(chǎng)的主導權。

　　半導體是上述所有應用的基石，所有的創(chuàng )新離不開(kāi)半導體產(chǎn)業(yè)的支持。

　　二、全球半導體技術(shù)發(fā)展路線(xiàn)

　　上世紀60年代后期，硅柵自對準工藝的發(fā)明奠定了半導體規格的根基。摩爾1965年提出的晶體管每?jì)赡暌淮蔚母聯(lián)Q代的“摩爾定律”，以及丹納德1975年提出的“丹納德定律”，促進(jìn)了半導體產(chǎn)業(yè)的成長(cháng)，一直到21世紀初，這是傳統幾何尺寸的按比例縮小(ClassicalGeometricallyDrivenScaling)時(shí)代。進(jìn)入等效按比例縮小(EquivalentScaling)時(shí)代的基礎是應變硅、高介電金屬閘極、多柵晶體管、化合物半導體等技術(shù)，這些技術(shù)的實(shí)現支持了過(guò)去十年半導體產(chǎn)業(yè)的發(fā)展，并將持續支持未來(lái)產(chǎn)業(yè)的發(fā)展。

　　(一)器件

　　信息處理技術(shù)正在推動(dòng)半導體產(chǎn)業(yè)進(jìn)入更寬廣的應用領(lǐng)域，器件成本和性能將繼續與互補金屬氧化物半導體(ComplementaryMetal-Oxide-SemiconductorTransistor，CMOS)的維度和功能擴展密切相關(guān)。

　　應變硅、高介電金屬閘極、多柵晶體管現已廣泛應用于集成電路的制造，進(jìn)一步提升器件性能的重點(diǎn)將在III-V族元素材料和鍺。與硅器件相比，這些材料將使器件具有更高的遷移率。為了利用完善的硅平臺的優(yōu)勢，預計新的高遷移率材料將在硅基質(zhì)上外延附生。

　　2DScaling最終將在2013國際半導體技術(shù)路線(xiàn)圖(ITRS)期間達到其基本限制，無(wú)論是邏輯器件還是存儲器件正在探索如何使用垂直維度(3D)。3D設備架構和低功率器件的結合將開(kāi)啟“3D能耗規?；?PowerScaling)”時(shí)代，單位面積上晶體管數量的增加將最終通過(guò)多層堆疊晶體管來(lái)實(shí)現。

　　遺憾的是，互連方面沒(méi)有新的突破，因為尚無(wú)可行的材料具有比銅更低的電阻率。然而，處理碳納米管、石墨烯組合物等無(wú)邊包裹材料(edgelesswrappedmaterials)方面的進(jìn)展為“彈道導體”(ballisticconductor)的發(fā)展提供基礎保障，這可能將在未來(lái)十年內出現。

　　多芯片的三維封裝對于減少互聯(lián)電阻提供了可能的途徑，主要是通過(guò)增加導線(xiàn)截面(垂直)和減少每個(gè)互連路徑的長(cháng)度。

　　然而，CMOS或目前正在研究的等效裝置(equivalentdevice)的橫向維度擴展最終將達到極限。未來(lái)半導體產(chǎn)品新機會(huì )在于：一是通過(guò)新技術(shù)的異構集成，擴展CMOS平臺的功能;二是開(kāi)發(fā)支持新一代信息處理范式的設備。

　　(二)系統集成

　　系統集成已從以數據運算、個(gè)人電腦為中心的模式轉變?yōu)楦叨榷鄻踊囊苿?dòng)通信模式。集成電路設計正從以性能驅動(dòng)為目標向以低耗驅動(dòng)為目標轉變，使得多種技術(shù)在有限空間內(如GPS、電話(huà)、平板電腦、手機等)可以異構集成，從而徹底改變了半導體產(chǎn)業(yè)。簡(jiǎn)言之，過(guò)去，性能是獨一無(wú)二的目標;而今，最小化功耗的目標引領(lǐng)集成電路設計。

　　系統級芯片和系統級封裝的產(chǎn)品已成為半導體產(chǎn)業(yè)的主要驅動(dòng)力。過(guò)去的幾年，智能手機和平板電腦的產(chǎn)量已經(jīng)超過(guò)微處理器的產(chǎn)量。異構集成的基礎依賴(lài)于“延伸摩爾”(MoreMoore，MM)設備與“超越摩爾”(MorethanMoore，MtM)元素的集成。

　　舉例來(lái)說(shuō)，目前，微機電系統(MEMS)設備被集成到汽車(chē)、視頻投影儀、平板電腦、智能手機和游戲平臺等各種類(lèi)型系統中。一般情況下，MEMS設備為系統添加了有用的功能，增強系統的核心功能。例如，智能手機上的MEMS加速度計可檢測手機的垂直方向，并旋轉圖像顯示在屏幕上。通過(guò)MEMS引入的附加功能改善了用戶(hù)界面，但手機沒(méi)有它仍然可以運行。相比之下，如果沒(méi)有MEMS設備，基于數字光投影技術(shù)(digitallightprojector，DLP)的錄像機和噴墨打印機將無(wú)法正常工作。多模傳感技術(shù)也已成為移動(dòng)設備的組成部分，成為物聯(lián)網(wǎng)的關(guān)鍵推動(dòng)力量。

　　數字型數據(digitaldata)和連接技術(shù)的迅速進(jìn)步為醫療服務(wù)帶來(lái)變革。硅、微機電系統和光學(xué)傳感技術(shù)正在使這一革命成為可能。

　　移動(dòng)手機已經(jīng)可以提供大量的健康信息。加速度計可以跟蹤運動(dòng)和睡眠，當用戶(hù)觸摸手機時(shí)，內置光傳感器可以感知心臟速率。在手機的攝像頭可以被用于不同的目的，比如檢查食品的卡路里含量，或基于人臉表情識別自己的情緒。廣泛的手機應用已經(jīng)發(fā)展到能夠分析這些數據，并用易于理解和操作的方式反饋給消費者。

　　綜觀(guān)未來(lái)7-15年(到2020年以后)設備和系統的發(fā)展，基于全新原理的設備將支持全新的架構。例如，自旋波設備(spinwavedevice，SWD)是一種磁邏輯器件，利用集體旋轉振蕩(自旋波)進(jìn)行信息傳輸和處理。自旋波設備將輸入電壓信號轉換成的自旋波，計算自旋波，將自旋波輸出轉換成電壓信號。在一個(gè)單核心結構中，對多重頻率的大規模并行數據處理能通過(guò)開(kāi)辟每個(gè)頻率為不同的信息通道，以非常低的功率來(lái)進(jìn)行。此外，一些新設備推動(dòng)新架構的創(chuàng )造。例如，存儲級存儲器(storage-classmemory，SCM)是一種結合固態(tài)存儲器(高性能和魯棒性)、歸檔功能和常規硬盤(pán)磁存儲的低成本優(yōu)點(diǎn)的設備。這樣一個(gè)設備需要一個(gè)非易失性存儲器(nonvolatilememory，NVM)技術(shù)，能以一個(gè)非常低的成本制造每比特儲存空間。

　　(三)制造

　　受維度擴展的驅動(dòng)，集成電路制造的精度將在未來(lái)15年內達到幾納米級別。運用任何技術(shù)測量晶片上的物理特性已經(jīng)變得越來(lái)越困難，通過(guò)關(guān)聯(lián)工藝參數和設備參數將基本實(shí)現這個(gè)任務(wù)。通過(guò)控制設備穩定性和工藝重現性，對特征尺寸等過(guò)程參數的精確控制已經(jīng)能夠完成。

　　晶圓廠(chǎng)正在持續地受數據驅動(dòng)，數據量、通信速度、數據質(zhì)量、可用性等方面的要求被理解和量化。晶圓片由300毫米向450毫米轉型面臨挑戰。應著(zhù)眼于對300毫米和450毫米共性技術(shù)的開(kāi)發(fā)，450毫米技術(shù)的晶圓廠(chǎng)將因適用300毫米晶圓片的改進(jìn)技術(shù)而受益。

　　系統級芯片和系統級封裝集成將持續升溫。集成度的提高推動(dòng)測試解決方案的重新整合，以保持測試成本和產(chǎn)品質(zhì)量規格。優(yōu)化的測試解決方案可能需要訪(fǎng)問(wèn)和測試嵌入式模塊和內核。提供用于多芯片封裝的高品質(zhì)晶粒的已知好芯片(KGD)技術(shù)也變得非常重要，并成為測試技術(shù)和成本折中的重要部分。

　　三、重大挑戰

　　(一)短期挑戰(現在到2020年)：性能提升

　　1、邏輯器件

　　平面型互補金屬氧化物半導體(CMOS)的傳統擴展路徑將面臨性能和功耗方面的嚴峻挑戰。

　　盡管有高介電金屬閘極(high-k/metalgate,HKMG)的引入，等效柵氧化層厚度(equivalentgateoxidethickness,EOT)的減少在短期內仍具有挑戰性。高介電材料集成，同時(shí)限制由于帶隙變窄導致的柵極隧穿電流增加，也將面臨挑戰。完整的柵極堆疊材料系統需要優(yōu)化，以獲取最佳的器件特性(功率和性能)和降低成本。

　　新器件結構，如多柵金屬氧化物半導體場(chǎng)效應晶體管(MOSFETs)和超薄全耗盡型絕緣層上硅(FD-SOI)將出現，一個(gè)極具挑戰性的問(wèn)題是這些超薄金屬氧化物半導體場(chǎng)效應晶體管(MOSFETs)的厚度控制。解決這些問(wèn)題應與電路設計和系統架構的改進(jìn)并行進(jìn)行。

　　一些高遷移率材料，如鍺和III-V族元素已被認為是對CMOS邏輯應用中硅通道的升級或替換。具有低體陷阱和低電能漏損，非釘扎費米能級(unpinnedFermilevel)、低歐姆接觸電阻的高介電金屬柵極介質(zhì)是面臨的主要挑戰。

　　2、存儲器件

　　動(dòng)態(tài)隨機存取存儲器(DRAM)的挑戰在于，在特征尺寸減少、高介電介質(zhì)應用、低漏電存取器件設計，以及用于位線(xiàn)和字線(xiàn)的低電阻率材料條件下，具有合適的存儲電容。為了增加位元密度和降低生產(chǎn)成本，4F型單元的驅動(dòng)器需要高縱橫比和非平面晶體管結構。

　　閃存已成為關(guān)鍵尺寸縮放、材料和加工(光刻、腐蝕等)技術(shù)等前端工藝(FrontEndOfLine,FEOL)技術(shù)的新驅動(dòng)力。短期內，閃存密度的持續發(fā)展依賴(lài)于隧道氧化層(TunnelOxide)的厚度變薄以及電介質(zhì)集成度。

　　為了保證電荷維持和耐久的要求，引進(jìn)高介電材料將是必要的。超過(guò)256GB的3-DNAND閃存維持性?xún)r(jià)比的同時(shí)保證多層單元(MultiLevelCell,MLC)和一定的可靠性能，仍然是一個(gè)艱巨的挑戰。新的挑戰還包括新內存類(lèi)型制造的演進(jìn)，以及新的存儲器概念，比如磁性隨機存取存儲器(MRAM)、相變存儲器(PCM)、電阻式隨機存取存儲器(ReRAM)和鐵電式隨機存取存儲器(FeRAM)。

　　3、高性能、低成本的射頻和模擬/混合信號解決方案

　　推動(dòng)無(wú)線(xiàn)收發(fā)器集成電路和毫米波應用中采用CMOS技術(shù)(高介電介質(zhì)和應變工程)可能需要保持器件失配和1/f噪聲在可接受范圍的技術(shù)。其他挑戰還有整合更便宜且高密度集成的無(wú)源組件，集成有效硅和片外無(wú)源網(wǎng)絡(luò )工藝的MEMS，基于低成本非硅(氮化鎵)器件的開(kāi)發(fā)。

　　隨著(zhù)芯片復雜性和操作頻率的增加而電源電壓的降低，芯片上數字和模擬區域的信號隔離變得越來(lái)越重要。降噪可能需要更多創(chuàng )新，例如通過(guò)技術(shù)設計，解決每厘米千歐姆級別的高電阻率基底的電源供應和連接地線(xiàn)問(wèn)題。

　　許多材料導向和結構的變化，例如數字路線(xiàn)圖中多柵和絕緣體硅薄膜(silicononinsulator,SOI)衰減，或者轉而改變射頻和模擬器件的行為。在優(yōu)化射頻、高頻和AMS性能，以及供應電壓的穩步下降等方面存在著(zhù)復雜的權衡，為集成電路設計帶來(lái)巨大的挑戰。

　　4、32,22納米半間距及更低

　　光刻正變得非常昂貴和最具挑戰性的技術(shù)。對22納米半間距光刻而言，采用間隔件光刻或多個(gè)模式的193納米浸入式光刻機，將被應用于克服單一模式的限制，但具有非常大的掩模誤差增強因子(maskerrorenhancementfactor,MEEF)、晶片線(xiàn)邊緣粗糙度(lineedgeroughness,LER)、設計規則限制和更高的成本。波長(cháng)為13.5納米深紫外光刻(Extreme-UVlithography,EUVL)是行業(yè)官方推動(dòng)摩爾定律的期望。

　　深紫外光刻的挑戰是：缺乏高功率源、高速光刻膠、無(wú)缺陷而高平整度的掩模帶來(lái)的延時(shí)。進(jìn)一步的挑戰包括提高深紫外系統的數值孔徑到超過(guò)0.35，以及提高增加成像系統反射鏡數量的可能性。

　　多電子束無(wú)掩模光刻技術(shù)(Multiple-e-beammasklesslithography)具備繞過(guò)掩模難題，去除設計規則的限制，并提供制造靈活性的潛力。在顯示高分辨率影像和CD控制方面已經(jīng)取得了進(jìn)展。制造工具的時(shí)機掌握、成本、瑕疵、準確套印、光刻膠是其他有待進(jìn)一步發(fā)展的領(lǐng)域。

　　直接自組裝(DirectSelf-Assembly,DSA)技術(shù)有新的進(jìn)展，但瑕疵和定位精度亟待改善。

　　其他挑戰包括：微影蝕刻法(lithographyandetching)中發(fā)光電阻器(LER)的柵極長(cháng)度CD控制和抑制，對新柵極材料、非平面晶體管結構、光刻膠的發(fā)光電阻器以及深紫外光刻的測量。

　　5、引入新材料

　　由于低介電材料(包括多孔材料和空氣間隙)必須具有足夠的機械強度以經(jīng)受切割、封裝和組裝，考慮到蝕刻和化學(xué)機械拋光(chemico-mechanicalpolishing,CMP)工藝，低介電材料的介電損害減少變得更加重要。金屬方面，超薄、共形低電阻率勢壘金屬需要與銅集成，以實(shí)現低電阻率和高可靠性。

　　6、電源管理

　　大多數應用階段，電源管理是時(shí)下的首要問(wèn)題。因為每一代晶體管數量會(huì )成倍增加，然而封裝芯片中，具有成本效益的散熱性能仍幾乎保持不變。為了維持系統活躍和降低漏電功耗，相應電路技術(shù)的實(shí)現將擴展到對系統設計的要求、計算機輔助設計工具(computeraideddesign,CAD)的改進(jìn)、漏電功耗降低和新器件架構性能要求的層面。

　　(二)短期挑戰(現在到2020年)：成本效益

　　1、光刻

　　雖然波長(cháng)為13.5納米的深紫外光刻是行業(yè)官方的目標，但是深紫外光刻必須達到很高的源功率才能在10納米及以上水平的技術(shù)中具有成本競爭力。如果多電子束無(wú)掩模光刻技術(shù)可以保持每通曝光、工藝成本和與基于掩模曝光工具相似的蹤跡，它可能是最經(jīng)濟的選擇。工藝中引入更少的掩模數量后，193納米浸入式光刻機的數位儲存器架構(DSA)變得廣受歡迎。

　　2、前端工藝

　　我們需要實(shí)現低寄生效應、繼續縮小柵極間距、下一代基板的面積調整(調整為450毫米晶片)，并采用突破性技術(shù)以應對光刻的挑戰。

　　3、工廠(chǎng)集成

　　面臨的挑戰主要包括：一是應對快速變化的、復雜的業(yè)務(wù)需求;二是管理工廠(chǎng)不斷增加的復雜性;三是邊際效益下降的同時(shí)實(shí)現經(jīng)濟增長(cháng)目標;四是滿(mǎn)足工廠(chǎng)和設備可靠性、功能、效率和成本的要求;五是跨邊界交叉利用工廠(chǎng)集成技術(shù)，如300毫米和450毫米搭配，以實(shí)現規模經(jīng)濟;六是解決遷移到450毫米晶圓上的獨特挑戰。

　　4、滿(mǎn)足市場(chǎng)不斷變化的成本要求

　　組裝和包裝的挑戰包括三維集成芯片堆疊(測試：存取、成本和已知良好芯片，三維封裝和包裝，測試訪(fǎng)問(wèn)單個(gè)晶圓或芯片)。

　　5、環(huán)境、安全、健康

　　環(huán)境安全和健康領(lǐng)域面臨的挑戰是：化學(xué)品和原材料的管理與效率;工藝和設備管理;設施技術(shù)要求;產(chǎn)品管理;報廢產(chǎn)品的再利用/再回收/再生產(chǎn)。

　　6、測量

　　工廠(chǎng)級別和公司層面的測量集成：測量方面應慎重選擇，抽樣必須經(jīng)過(guò)統計優(yōu)化，以滿(mǎn)足基于擁有者成本的工藝控制(costofownership,CoO)。

　　(三)長(cháng)期挑戰(2021到2028年)：性能提升

　　1、非典型互補金屬氧化物半導體通道材料的實(shí)現

　　為高度微縮的金屬氧化物半導體場(chǎng)效應晶體管(MOSFETs)提供足夠的驅動(dòng)電流，具備增強熱速度和在源端注入的準彈道操作似乎是必要的。因此，高速傳輸通道材料，如III-V族化合物或硅基質(zhì)上的鍺元素窄通道，甚至半導體納米線(xiàn)、碳納米管、石墨烯或其它材料都將有待開(kāi)發(fā)。非典型互補金屬氧化物半導體(CMOS)器件需要物理上或功能上地集成在一個(gè)CMOS平臺上。這種集成要求外來(lái)半導體在硅基底上外延生長(cháng)，這富有挑戰性。理想的材料或器件性能必須在通過(guò)高溫和腐蝕性化學(xué)加工后仍能維持。在技術(shù)開(kāi)發(fā)的早期，可靠性問(wèn)題就應被確立并解決。