FD-SOI：芯片制造工藝向10nm技術(shù)節點(diǎn)發(fā)展的最佳選擇

　　按照摩爾定律，芯片可容納的晶體管數量每?jì)赡晏岣咭槐?。然而，摩爾定律不只是在同一顆芯片上將晶體管數量增加一倍的技術(shù)問(wèn)題。摩爾定律暗示，隨著(zhù)芯片集成密度翻倍，功耗和性能都將會(huì )實(shí)現大幅度改進(jìn)。在過(guò)去50年里，半導體工業(yè)一直按照摩爾定律發(fā)展，因為芯片的三個(gè)要素——價(jià)格、功耗和性能始終是在聯(lián)動(dòng)。

　　在可預見(jiàn)的未來(lái)，半導體工業(yè)雖然能夠繼續證明摩爾定律的正確性，但是，當發(fā)展到當今最先進(jìn)的28納米技術(shù)節點(diǎn)以下時(shí)，卻遭遇逆風(fēng)阻擋前進(jìn)步伐，因為在28納米以后，技術(shù)復雜程度和制造成本都將大幅提升。綜合考慮價(jià)格、功耗和性能三個(gè)要素，全耗盡型絕緣層上硅 (FD-SOI)是芯片制造工藝向10納米技術(shù)節點(diǎn)發(fā)展的最佳選擇。

　　對于芯片制造商、終端產(chǎn)品廠(chǎng)商和消費電子廠(chǎng)商，FD-SOI符合摩爾定律的三個(gè)要素的要求，而且是一個(gè)經(jīng)過(guò)市場(chǎng)檢驗的解決方案，因為28納米 FD-SOI制造工藝現已投入量產(chǎn)。目前意法半導體正在部署14納米 的FD-SOI技術(shù)，預計2015年后投入量產(chǎn)，而10納米 FD-SOI技術(shù)還處于研發(fā)階段。

　　最終，成本是任何制造工藝能否帶來(lái)投資收益的決定性因素。與傳統的基板(bulk)CMOS制造工藝相比，FD-SOI是一項全新的技術(shù)，所用的晶片也稍貴，但是，更為簡(jiǎn)單的結構使其成為30納米以下的技術(shù)節點(diǎn)中成本效益最高的制造工藝。如果采用28納米技術(shù)制作一顆晶片，在相同的選件和金屬層條件下，FD-SOI需要38個(gè)掩模，而某些基板CMOS則需要多達50個(gè)掩模。FD-SOI縮減制造工序15%，縮短交貨期10%，這兩大優(yōu)點(diǎn)可大幅降低成本。此外，掩模數量和制造工序減少有助于提高產(chǎn)品良率，從而進(jìn)一步降低成本。

　　與FinFET技術(shù)相比，FD-SOI的優(yōu)勢更為明顯。FD-SOI向后兼容傳統的成熟的基板CMOS工藝。因此，工程師開(kāi)發(fā)下一代產(chǎn)品時(shí)可沿用現存開(kāi)發(fā)工具和設計方法，而且將現有300mm晶片制造廠(chǎng)改造成FD-SOI晶片生產(chǎn)線(xiàn)十分容易，因為大多數設備可以重新再用。

　　顯然，在10納米節點(diǎn)以上遵從摩爾定律的制造工藝中，FD-SOI遭遇的技術(shù)和成本阻力最小。消費電子廠(chǎng)商等原始設備制造商受摩爾定律影響數十年，期待半導體廠(chǎng)商在相同價(jià)格下提高芯片性能，若價(jià)格降低則更好，除非情況極其特殊，否則設備廠(chǎng)商不可能接受高價(jià)格。問(wèn)題的關(guān)鍵是FD-SOI能否兌現承諾。除價(jià)格優(yōu)勢外，采用最先進(jìn)技術(shù)的FD-SOI還能改進(jìn)性能和功耗，以滿(mǎn)足不同應用領(lǐng)域的終端用戶(hù)的需求，例如，消費電子、基礎設施，甚至還有想象不到的未來(lái)應用。

　　除“更簡(jiǎn)單”外，晶體管性能強大是FD-SOI與生俱來(lái)的優(yōu)勢，擊穿正向體偏壓(FBB)和更寬的電壓調節范圍更是其獨一無(wú)二的特性。簡(jiǎn)單地說(shuō)，在芯片性能固定時(shí)，FBB和更寬的電壓調節范圍可降低功耗，或者當功耗固定時(shí)，FBB可提高芯片的性能。實(shí)際上，FBB在一個(gè)晶體管內再形成一個(gè)晶體管，這種管內管技術(shù)只有FD-SOI才能實(shí)現，而FinFET則無(wú)法做到。

　　FBB特性將會(huì )給采用FD-SOI系統芯片的消費電子產(chǎn)品帶來(lái)巨大的好處，在試圖充分利用頻率固定組件和高性能組件以及不同工作模式的應用設計中，FD-SOI芯片的動(dòng)態(tài)優(yōu)調功能可使性能和功耗達到最佳狀態(tài)。

　　在基礎設施領(lǐng)域，一個(gè)數據中心的用電量比一個(gè)中等城市的用電量還要大。分析師估計，全球所有數據中心的耗電量總和相當于30座核電站的發(fā)電量[1]，FBB準許應用系統根據數據中心的負荷動(dòng)態(tài)調節功耗/泄漏電流/工作頻率。這樣，數據中心的能耗就會(huì )與工作負荷成正比，最終FD-SOI可將數據中心的耗電量降低高達50%。

　　功耗雖然很重要(特別是在數據中心等耗電很大的基礎設施領(lǐng)域)，但是在重要性排名中只能屈居性能之后，排在第二位。FD-SOI還能滿(mǎn)足市場(chǎng)的高性能要求。28納米基板 CMOS改用28納米 FD-SOI后，電路速度提升幅度高達35%。即使性能大幅度提升，FD-SOI晶體管的散熱率仍然較低，因為較低的泄漏電流和更寬的電壓調節范圍以及FBB提高了芯片的能效，這讓終端設備散熱更小，續航時(shí)間更長(cháng)，大幅降低數據中心等耗電大的基礎設施的間接運營(yíng)成本，例如，計算機散熱支出。

　　能效對新興的物聯(lián)網(wǎng)同樣具有重要意義，要想監視和跟蹤每一個(gè)物體，物聯(lián)網(wǎng)需要在全球部署數十億顆智能傳感器，并確保這些傳感器始終連入互聯(lián)網(wǎng)?？紤]到物聯(lián)網(wǎng)的規模和潛力，多達數十億的傳感器必須高能效運行，即便在低壓下工作也必須確保高能效，作為能效最高的可行方案，FD-SOI可滿(mǎn)足物聯(lián)網(wǎng)的節能要求。

　　因為采用FD-SOI的ASIC和系統芯片在價(jià)格、功耗和性能方面具有先天優(yōu)勢，意法半導體已取得15項相關(guān)設計項目。隨著(zhù)代工廠(chǎng)和IP合作伙伴組成的生態(tài)系統在2014年不斷擴大，意法半導體將會(huì )羸得更多設計項目。

　　完整的摩爾定律證明方法

　　半導體工業(yè)今天能夠預見(jiàn)10納米節點(diǎn)以證明下摩爾定律的方法。要想遵從摩爾定律，需要一個(gè)能夠發(fā)揮基礎制造工藝的價(jià)格、功耗和性能優(yōu)勢的完整方法。因此，FD-SOI自然成為基板CMOS的替代者，將會(huì )繼續創(chuàng )造自我價(jià)值，同時(shí)為依賴(lài)芯片的規模龐大的全球工業(yè)生態(tài)系統創(chuàng )造價(jià)值。

　　作者：Laurent Remont

　　意法半導體嵌入式處理解決方案事業(yè)部副總裁、技術(shù)產(chǎn)品戰略部總經(jīng)理