基于FPGA的c點(diǎn)陣顯示系統設計 作者： 時(shí)間：2012-09-14 來(lái)源：網(wǎng)絡(luò ) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢(xún) 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 二、接收卡控制系統單元模塊設計（一）時(shí)鐘控制模塊1. 行計數時(shí)鐘和掃描控制信號采用行掃描的，必須產(chǎn)生行掃描控制信號。如圖 2所示的row[4..0]是行掃描控制信號，用它接一個(gè) 2-4 譯碼器和四個(gè) 3-8 譯碼器來(lái)產(chǎn)生 32個(gè)行選信號，構成 1/32 掃描方式的顯示屏。Hclk為行計數時(shí)鐘，也可以稱(chēng)為行鎖存時(shí)鐘。圖2 行驅動(dòng)模塊原理圖 上一頁(yè) 1 2 3 下一頁(yè)
加入技術(shù)交流群
評論