臺積電考慮在美國規劃CoWoS封裝廠(chǎng)：實(shí)現芯片“一條龍”本地化

近日在臺積電赴美召開(kāi)董事會(huì )的行程期間，臺積電董事長(cháng)兼總裁魏哲家在美國亞利桑那州舉行內部會(huì )議，作出了多項決議，加速先進(jìn)制程赴美。

其中在先進(jìn)制程部分，臺積電計劃在亞利桑那菲尼克斯建設的第三晶圓廠(chǎng)Fab 21 p將于今年年中動(dòng)工，該晶圓廠(chǎng)將包含2nm和A16節點(diǎn)制程工藝，可能提早在2027年初試產(chǎn)、2028年量產(chǎn)，比原計劃提前至少一年到一年半。從臺積電供應鏈獲悉，未來(lái)將供應3nm產(chǎn)能的第二晶圓廠(chǎng)已完成主體廠(chǎng)房建設，正進(jìn)行內部無(wú)塵室和機電整合工程，預計2026年一季度末開(kāi)始工藝設備安裝，有望2026年底試產(chǎn)，2027下半年量產(chǎn)，進(jìn)度快于此前公布的2028年投產(chǎn)。

對于半導體產(chǎn)業(yè)來(lái)說(shuō)，制程只是其中一環(huán)，更為關(guān)鍵的還有先進(jìn)封裝部分。臺積電考慮在美國規劃CoWoS封裝廠(chǎng)，以第一方的形式在美國供應AI GPU迫切需求的先進(jìn)封裝產(chǎn)能，實(shí)現從芯片制造到成品封裝的在美“一條龍”本地化。值得注意的是，臺積電合作伙伴安靠（Amkor）已宣布建設和TSMC Arizona配套的先進(jìn)封測產(chǎn)能；此外，臺積電競爭對手三星電子在《CHIPS》法案正式補貼協(xié)議中去掉了有關(guān)先進(jìn)封裝的內容。

臺積電選擇在美國建設CoWoS封裝廠(chǎng)，不僅有利于自身業(yè)務(wù)的拓展，也有利于美國本土企業(yè)的需求。而更為重要的是，這種本地化的封裝生產(chǎn)模式，將有助于提高美國半導體產(chǎn)業(yè)的自主性和競爭力。

什么是CoWoS封裝技術(shù)

CoWoS技術(shù)的發(fā)展可以追溯到大約15年前，具體來(lái)說(shuō)，是從臺積電開(kāi)始考慮如何克服摩爾定律即將面臨的物理限制時(shí)開(kāi)始的。起初，由于成本較高，CoWoS技術(shù)并未得到廣泛采用，只有賽靈思少量訂購；隨后經(jīng)過(guò)一年的努力，推出改良版的先進(jìn)封裝技術(shù)，這也成為臺積電日后可以打敗三星、英特爾的關(guān)鍵因素，隨著(zhù)高性能計算（HPC）和人工智能（AI）領(lǐng)域的需求增長(cháng)，CoWoS技術(shù)因其高集成度和優(yōu)異性能而受到越來(lái)越多的關(guān)注。 

CoWoS封裝技術(shù)是一種先進(jìn)的芯片級封裝技術(shù)，能夠實(shí)現芯片之間的互聯(lián)互通，提高芯片的性能和可靠性。通過(guò)利用硅通孔（TSV）和微凸塊，與傳統的二維封裝方法相比，CoWoS可縮短互連長(cháng)度、降低功耗并增強信號完整性。

CoWos的全稱(chēng)是Chip on Wafer on Substrate，通過(guò)在一個(gè)中介層（Interposer）上集成多個(gè)芯片（處理器和存儲器）：就是先將芯片通過(guò)Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把CoW芯片與基板連接整合成CoWoS，達到減小封裝體積小的效果。

以前的系統面臨內存限制，而當代數據中心則采用高帶寬內存（HBM）來(lái)提高內存容量和帶寬，CoWoS技術(shù)可在同一集成電路平臺上實(shí)現邏輯SoC和HBM的異質(zhì)集成。這種集成對于A(yíng)I應用尤為重要，因為在A(yíng)I應用中，大規模計算能力和快速數據訪(fǎng)問(wèn)是最重要的。CoWoS將處理元件和內存元件就近配置，最大限度地減少了延遲，提高了吞吐量，從而為內存密集型任務(wù)帶來(lái)前所未有的性能提升。

CoWoS封裝流程可大致劃分為三個(gè)階段：

· 將裸片（Die）與中介層借由微凸塊（uBump）進(jìn)行連接，并通過(guò)底部填充（Underfill）保護芯片與中介層的連接處；

· 將裸片與載板（Carrier）相連接，封裝基板（載板）是一類(lèi)用于承載芯片的線(xiàn)路板，也是核心的半導體封測材料，具有高密度、高精度、高性能、小型化及輕薄化的特點(diǎn)，可為芯片提供支撐、散熱和保護的作用，同時(shí)也可為芯片與PCB母板之間提供電氣連接及物理支撐。在裸片與載板相連接后，利用化學(xué)拋光技術(shù)（CMP）將中介層進(jìn)行薄化，此步驟目的在于移除中介層凹陷部分；

· 切割晶圓形成芯片，并將芯片連接至封裝基板；最后加上保護封裝的環(huán)形框和蓋板，使用熱介面金屬（TIM）填補與蓋板接合時(shí)所產(chǎn)生的空隙。

簡(jiǎn)單來(lái)說(shuō)就是我們可以把CoWos理解成一種拉近晶片與晶片之間距離進(jìn)而促進(jìn)運算效率的技術(shù) —— 如果把晶片（處理器和存儲器）想象成是一排排大樓，那CoWos就是可以把每棟大樓都蓋的很近，甚至還有天橋和地下通道連接。這也就可以加速晶片之間的互聯(lián)效率，而沒(méi)有CoWos之前，每棟大樓獨立存在，互聯(lián)效率非常低。

最新版本CoWoS-L

目前使用的CoWoS技術(shù)可細分為S、R、L三類(lèi)條線(xiàn)，分別為硅中介層（Si Interposer）、重布線(xiàn)層（RDL）與局部硅互聯(lián)技術(shù)（LSI）。

CoWoS-S

這種晶圓級系統集成平臺可提供多種插層尺寸、HBM立方體數量和封裝尺寸，可以實(shí)現大于2倍封裝尺寸（或約1700平方毫米）的中介層，并集成先進(jìn)SoC芯片和四個(gè)以上HBM2/HBM2E存儲器。

圖1：CoWoS-S封裝

該技術(shù)使用單片硅內插件和TSV，以促進(jìn)芯片和基板之間高速電信號的直接傳輸，不過(guò)，單片硅內插層存在良率問(wèn)題。在2021年推出的CoWoS-S5里更新了對良品率模式的監測，沒(méi)有發(fā)現電阻損失或漂移。

此外，在高頻率下工作時(shí)，TSV會(huì )造成信號損耗和失真，原因是其尺寸較大（深度約為100um），所用材料也較多（埋在有損耗的硅基板內）。為了盡量減少這種影響，CoWoS-S5也重新優(yōu)化了TSV，對比上上一代產(chǎn)品的射頻測量特性，第五代插入損耗（S21）更低，從而改善了信號完整性。

CoWoS-S5還將硅中介層擴大到3倍光罩面積，擁有8個(gè)HBM2E堆棧的空間，容量高達128GB。隨著(zhù)AI芯片需求的激增，硅中間層面積的擴大卻帶來(lái)了新挑戰：12英寸晶圓切割出的中間層數量有所減少，這預示著(zhù)臺積電在CoWoS產(chǎn)能方面將長(cháng)期面臨供不應求的窘境。同時(shí)，在CoWoS技術(shù)中，GPU周邊密集布置了多個(gè)HBM，HBM數量的劇增與標準提升也使得其成為CoWoS中的關(guān)鍵瓶頸之一。

CoWoS-R

這項技術(shù)用有機中介層取代了CoWoS-S的硅插層，聚合物和銅引線(xiàn)構成的RDL互連器最小間距為4um（線(xiàn)寬/間距為2um），具有良好的信號和電源完整性性能，路由線(xiàn)的RC值較低，可實(shí)現較高的傳輸數據速率。與CoWoS-S相比，CoWoS-R具有更高的可靠性和成品率，RDL層和C4/UF層因SoC與相應基板之間的熱膨脹系數（CTE）不匹配而提供了良好的緩沖效果，C4凸塊的應變能量密度大大降低。

圖2：CoWoS-R封裝

隨著(zhù)算力加速卡需求持續攀升，使用CoWoS封裝技術(shù)的需求有望持續擴大。為應對產(chǎn)能挑戰，臺積電正著(zhù)手研發(fā)CoWoS的另一版本 —— CoWoS-L。此版本有望構建出包含多達8個(gè)掩模版的系統級封裝（SiP）產(chǎn)品，預示著(zhù)未來(lái)三年內，即便將CoWoS產(chǎn)能增長(cháng)四倍，仍可能難以滿(mǎn)足市場(chǎng)對高性能封裝技術(shù)的旺盛需求。

CoWoS-L

這種封裝使用LSI和RDL內插件，共同構成重組內插件（RI）。該方案采用中介層與LSI進(jìn)行芯片間的互連，同時(shí)利用RDL層實(shí)現電源和信號傳輸，其特點(diǎn)包括能在高速傳輸中提供低損耗的高頻信號，以及能夠在SoC芯片下面集成額外的元件。

圖3：CoWoS-L封裝

除了RDL內插件外，還保留了CoWoS-S的誘人特點(diǎn)，即TSV。這也緩解了CoWoS-S中由于使用大型硅內插件而產(chǎn)生的良品率問(wèn)題，在某些實(shí)施方案中，它還可以使用絕緣體通孔（TIV）代替TSV，以最大限度地降低插入損耗。除此之外，CoWoS-L技術(shù)還使用了深溝電容器（DTC），可提供高電容密度，從而提高系統的電氣性能。這些電容器可充當電荷庫，滿(mǎn)足運行高速計算應用時(shí)的瞬時(shí)電流需求。

與系統級芯片等老式封裝技術(shù)相比，CoWoS技術(shù)可在封裝中支持更多晶體管。所有需要大量并行計算、處理大矢量數據和需要高內存帶寬的應用都最適合使用這種技術(shù)。

CoWoS是一種2.5D/3D集成技術(shù)，與其前代產(chǎn)品相比，制造復雜度較高。制造復雜性直接導致采用這種封裝技術(shù)的芯片成本增加。這被認為是近來(lái)高性能計算和人工智能芯片成本增加的一個(gè)重要原因，而CoWoS的測試成本也增加了總成本。

巨頭需求激增

目前，盡管AI芯片尚未普遍采用最前沿的制造技術(shù)，但其性能的持續增強卻與先進(jìn)的封裝技術(shù)密不可分。依據Yole最新發(fā)布的《2024年先進(jìn)封裝狀況》報告，預計未來(lái)幾年內，先進(jìn)封裝市場(chǎng)將保持強勁增長(cháng)勢頭。從2023年至2029年，該市場(chǎng)的年復合增長(cháng)率將達到11%，市場(chǎng)規模有望增長(cháng)至695億美元。同時(shí)，DIGITIMES Research也指出，隨著(zhù)云端AI加速器需求的不斷攀升，預計到2025年，全球對CoWoS及類(lèi)似封裝產(chǎn)能的需求將大幅上升113%。

依托CoWoS技術(shù)，臺積電已穩坐全球封裝領(lǐng)先地位。隨著(zhù)先進(jìn)封裝業(yè)務(wù)在臺積電整體營(yíng)收中占比的持續攀升，其毛利率也呈現出穩健的增長(cháng)態(tài)勢。市場(chǎng)分析師預測，今年臺積電在先進(jìn)封裝領(lǐng)域的收入有望沖破70億美元大關(guān)，甚至挑戰80億美元的高位。目前，先進(jìn)封裝業(yè)務(wù)已占據臺積電總營(yíng)收的7%至9%的份額，展望未來(lái)五年，該部門(mén)的增長(cháng)速度有望超越臺積電的整體平均水平。

受供需關(guān)系影響，預計明年3nm工藝的價(jià)格將略有上調，而CoWoS技術(shù)的價(jià)格漲幅則可能達到10%至20%之間。為了應對CoWoS封裝技術(shù)產(chǎn)能緊張這一挑戰，臺積電在最近的歐洲技術(shù)研討會(huì )上宣布，計劃以超過(guò)60%的復合年增長(cháng)率持續擴大CoWoS產(chǎn)能，預計到2026年底，CoWoS產(chǎn)能將比2023年增長(cháng)四倍以上。

就目前市場(chǎng)來(lái)說(shuō)，英偉達在2025年預計仍將是全球CoWoS先進(jìn)封裝的最大需求者，預計總需求量將是臺積電全部產(chǎn)能的63%；而博通的需求將緊追英偉達之后，成為CoWoS先進(jìn)封裝需求的第二大客戶(hù)，但所需的產(chǎn)能占比卻遠遠落后于英偉達，僅有13%；AMD和Marvell則是并列第三大客戶(hù)，所需的產(chǎn)能占比均為8%；其他客戶(hù)還包括亞馬遜AWS+Alchip占比3%、英特爾占比2%、賽靈思占比1%，其他廠(chǎng)商占比3%。

據TrendForce集邦咨詢(xún)最新報告披露，英偉達已將其Blackwell Ultra圖形處理單元（GPU）重命名為B300系列，計劃專(zhuān)注于向北美大型云服務(wù)提供商（CSP）供應采用CoWoS-L技術(shù)的GPU產(chǎn)品 —— 如B300或GB300等，這一戰略調整將顯著(zhù)推動(dòng)CoWoS-L封裝技術(shù)市場(chǎng)的繁榮。預計至2025年，英偉達對CoWoS-L技術(shù)的需求將激增至38萬(wàn)片晶圓，相較于2024年的2萬(wàn)片，增長(cháng)率高達驚人的1018%。

臺積電在美國建設新廠(chǎng)、采用先進(jìn)封裝技術(shù)以及供應鏈調整等舉措，無(wú)疑將進(jìn)一步加速全球半導體產(chǎn)業(yè)的布局。同時(shí)，這也將為全球半導體產(chǎn)業(yè)的競爭格局帶來(lái)新的挑戰和機遇。