臺積電拿下決定性戰役
加入技術(shù)交流群
12月6日，據中國臺灣媒體《經(jīng)濟日報》報道，臺積電已在新竹縣的寶山工廠(chǎng)完成2nm制程晶圓的試生產(chǎn)工作。 據悉，此次試生產(chǎn)的良品率高達60%，大幅超越了公司內部的預期目標。
值得一提的是，按照臺積電董事長(cháng)魏哲家曾在三季度法說(shuō)會(huì )上的表態(tài)，2nm制程的市場(chǎng)需求巨大，客戶(hù)訂單未來(lái)可能會(huì )多于3nm制程。
從目前已知信息來(lái)看，臺積電已經(jīng)規劃了新竹、高雄兩地的至少四座工廠(chǎng)用于2nm制程的生產(chǎn)，在滿(mǎn)產(chǎn)狀態(tài)下，四座工廠(chǎng)在2026年年初的2nm總產(chǎn)能將達12萬(wàn)片晶圓。
在三星工藝開(kāi)發(fā)受挫，英特爾代工業(yè)務(wù)前途未卜的背景下，臺積電在芯片代工行業(yè)中，已經(jīng)取得壓倒性?xún)?yōu)勢。
路線(xiàn)押對了
自芯片代工行業(yè)進(jìn)入先進(jìn)制程后，2nm的節點(diǎn)就被普遍認為是“決戰節點(diǎn)”。
它的特殊性在于，過(guò)去各家早已得心應手的“FinFET架構”在這個(gè)尺度下已經(jīng)開(kāi)始失效，CMOS器件與生俱來(lái)的“溝道效應”又一次被暴露出來(lái)。
這里需要補充一個(gè)知識點(diǎn)：我們常說(shuō)的14nm、7nm工藝節點(diǎn)實(shí)際指的是晶體管導電溝道的長(cháng)度（由于溝道長(cháng)度不容易被觀(guān)測，業(yè)界通常用更加直觀(guān)且接近的柵極長(cháng)度代指工藝節點(diǎn)）。
CMOS器件功能越復雜，晶體管的密度就會(huì )越大，這就必然需要溝道長(cháng)度越來(lái)越小?？蓡?wèn)題是，隨著(zhù)溝道長(cháng)度的縮短，溝道管中的源極和漏極的距離也會(huì )越來(lái)越短，因此柵極很難再保證對溝道的控制能力，也意味著(zhù)柵極電壓夾斷溝道的難度變大，即產(chǎn)生短溝道效應，從而出現嚴重的電流泄露。
為了解決這個(gè)問(wèn)題，華人科學(xué)家胡正明在1999年提出了“鰭式場(chǎng)效應晶體管”架構，也就是FinFET。在這個(gè)結構中，柵門(mén)被設計成了類(lèi)似魚(yú)鰭狀的3D結構，能夠讓晶體管溝道長(cháng)度減少的同時(shí)，大幅減少電流泄露的問(wèn)題。
FinFET架構的出現，讓摩爾定律被續命將近20年，直到進(jìn)入5nm工藝制程后，該架構也開(kāi)始逐漸失效。
由此，GAAFET架構又被提出來(lái)。與前者相比，GAAFET架構相當于將柵極的鰭片旋轉90°，然后再在垂直方向上分成了多條鰭片，來(lái)增加其與溝道的接觸面積。
FinFET架構與GAA架構的區別，三星半導體代工論壇
這條技術(shù)路線(xiàn)得到了業(yè)內的廣泛認可，但卻讓代工難度呈指數級上升。
因此，當臺積電在開(kāi)發(fā)3nm工藝制程時(shí)，并沒(méi)有急于改用GAAFET架構，而是繼續選擇在FinFET結構上縫縫補補。應該說(shuō)，臺積電的技術(shù)還是非常過(guò)硬的，從蘋(píng)果的A17芯片算起，過(guò)去兩年所有使用臺積電3nm工藝代工的芯片都沒(méi)有出現明顯的發(fā)熱或是高功耗的問(wèn)題。
與此同時(shí)，由于FinFET工藝非常成熟，臺積電所有從事3nm代工的產(chǎn)線(xiàn)，其良率都能達到80%以上，甚至逼近90%。
相比于臺積電的保守，三星則選擇了“一步到位”，直接在3nm工藝節點(diǎn)上就改用GAAFET架構。但由于開(kāi)發(fā)難度過(guò)大且時(shí)間緊迫，其3nm試生產(chǎn)的良率不足20%，根本無(wú)法滿(mǎn)足量產(chǎn)需求。
這也直接導致了，臺積電幾乎包攬了全球的3nm芯片產(chǎn)能，其三季度財報顯示，臺積電期內的營(yíng)收達到235.04億美元，同比增長(cháng)36.27%；凈利潤達到100.63億美元，同比增長(cháng)50.18%。
在3nm工藝代工賺得盤(pán)滿(mǎn)缽滿(mǎn)后，臺積電在2nm工藝上的開(kāi)發(fā)更加游刃有余。這也很好解釋了，為什么讓三星跌跟頭GAAFET架構，臺積電在試生產(chǎn)時(shí)，甚至可以拿出優(yōu)于預期的表現。
臺積電還有對手嗎？
按照臺積電此前公布的路線(xiàn)圖，在相同功耗下，采用N2工藝的芯片在性能上將比N3E（第二代3nm工藝）提升10%-15%。
雖然聽(tīng)起來(lái)提升有限，但臺積電也提到過(guò)，在相同性能下，N2工藝的芯片將比N3E功耗降低25%-30%，這對于消費電子芯片廠(chǎng)商，尤其是SoC的設計廠(chǎng)商，吸引力無(wú)疑是巨大的。
不過(guò)，2nm工藝的代工價(jià)格大概率也會(huì )非常貴，而且是普通消費者都能感知到的貴。
根據中國臺灣媒體的預測，臺積電2nm單片晶圓的代工價(jià)格可能會(huì )高達3萬(wàn)美元，相比之下，4nm工藝單片晶圓的價(jià)格為1.5萬(wàn)美元，3nm工藝單片晶圓的價(jià)格為1.85萬(wàn)美元。
這還沒(méi)有考慮到芯片設計廠(chǎng)商的研發(fā)及流片成本。過(guò)去在28nm時(shí)代，芯片研發(fā)費用大概是5000萬(wàn)美元，推進(jìn)到16nm時(shí)則被提到到1億美元，再到5nm時(shí)，這項費用已經(jīng)達到5.5億美元。
預計2nm芯片的研發(fā)費用，可能高達數十億美元?？梢灶A見(jiàn)的是，這些成本終將轉移到消費者頭上。
2nm芯片的價(jià)格如此高昂，一方面是因為各個(gè)環(huán)節的成本都在上升，另一方面也是因為臺積電在芯片代工行業(yè)中，已經(jīng)形成了事實(shí)上的壟斷。
僅在今年，臺積電便兩次提高其代工費用，不僅是對3nm工藝制程，甚至早已成熟、成本理應下降的5nm工藝制程的價(jià)格亦被提高4%-10%。
那么在進(jìn)入2nm工藝時(shí)代后，行業(yè)內還有能掣肘臺積電的力量嗎？
三星電子方面，這家公司在3nm工藝制程上跌了個(gè)大跟頭后，立志要在2nm工藝制程上完成追趕。此前業(yè)內就有傳聞稱(chēng)，三星電子已經(jīng)有暫停3nm工藝開(kāi)發(fā)，全力“All in”2nm工藝的打算。
考慮到其位于華城的S3產(chǎn)線(xiàn)，在還未正式量產(chǎn)3nm晶圓前，就開(kāi)始計劃將設備升級為2nm工藝的配套設備，這種說(shuō)法可能并非空穴來(lái)風(fēng)。
但按照三星電子的規劃，其2nm產(chǎn)能至少要到2027年才能量產(chǎn)。
另一邊的英特爾，雖然已經(jīng)完成18A工藝（等效2nm）的試生產(chǎn)工作，但被曝良率過(guò)低，且公司正處于動(dòng)蕩期，量產(chǎn)時(shí)間也是遙遙無(wú)期。
以此來(lái)看，在2nm工藝制程的開(kāi)發(fā)上，臺積電的競爭對手目前仍難以望其項背，而對于下游廠(chǎng)商來(lái)說(shuō)，未來(lái)相當長(cháng)的一段時(shí)間內，只能默默承受臺積電的加價(jià)。
評論