ISSCC 2024臺積電談萬(wàn)億晶體管，3nm將導入汽車(chē)

 ISSCC 2024 上，臺積電正式公布了其新的先進(jìn)封裝平臺，該技術(shù)有望將晶體管數量從目前的 1000 億提升到 1 萬(wàn)億。

臺積電業(yè)務(wù)開(kāi)發(fā)資深副總裁張曉強（Kevin Zhang）在國際固態(tài)電路大會(huì ) ISSCC 2024 介紹公司最新技術(shù)，并分享未來(lái)技術(shù)演進(jìn)、對于先進(jìn)制程展望，以及各領(lǐng)域中所需要的最新半導體技術(shù)。

Kevin Zhang 指出，隨著(zhù) ChatGPT、Wi-Fi 7 出現，已經(jīng)需要大量半導體，我們也進(jìn)入半導體高速成長(cháng)期。在車(chē)用部分，汽車(chē)產(chǎn)業(yè)正經(jīng)歷一場(chǎng)革命，許多人說(shuō)新的汽車(chē)將是定義軟件，但他覺(jué)得是「硅定義汽車(chē)（silicon-defined automotive）」，因為軟件需要在硅上運作，推動(dòng)未來(lái)的自動(dòng)駕駛能力。

本文整理了 Kevin Zhang 的演講內容，以饗讀者。

從高性能計算、AI 機器學(xué)習到通信，從交通到醫療保健，凡是目之所及都與半導體相關(guān)。Kevin Zhang 最開(kāi)始從商業(yè)的角度談了半導體。

正如我們今天所見(jiàn)，全球半導體收入大約在五千億美元。業(yè)內都認為，到了本十年末，這個(gè)數字將翻一番。但 Kevin Zhang 在這里加上一個(gè)限定詞：隨著(zhù)人工智能的激增。一萬(wàn)億數字并不能反映出 Open AI 的 Sam Altman 計劃投資半導體的數萬(wàn)億。這個(gè)不算最新的預測。AMD 的 Lisa SU 認為，到 2028 年，僅人工智能市場(chǎng)就能夠達到 4000 億美元。

Kevin Zhang 說(shuō)到：「沒(méi)有人能夠確切的知道人工智能將如何塑造這條增長(cháng)曲線(xiàn)。只有一件事能夠確定，我們正在進(jìn)入半導體的加速增長(cháng)期?！?/span>

如果更深入的了解這個(gè)潛在的萬(wàn)億市場(chǎng)的高點(diǎn)，高性能計算將占據 40% 的份額，超過(guò)移動(dòng)設備成為第一大領(lǐng)域。在幾年前，如果說(shuō)到與物聯(lián)網(wǎng)結合，那是不可想象的。因為傳統觀(guān)點(diǎn)始終認為，邊緣設備是用戶(hù)消費數據的地方，但是到了現在有了 AI。

當談到 AI，那不可避免的需要談到 Chat GPT。自從一年半以前 Chat GPT 推出以來(lái)，我們已經(jīng)看到半導體行業(yè)的格局正在發(fā)生變化。

看圖上陡峭的曲線(xiàn)，這背后其實(shí)是對算力的永不滿(mǎn)足。因此，英偉達首席執行官黃仁勛曾說(shuō)到：「Chat GPT 是人工智能的 iphone 時(shí)刻?！刮覀兛梢允褂貌煌姆绞矫枋?AI，但確定的是，AI 需要大量先進(jìn)的半導體，這個(gè)需求數超越人們的想象。

之后，Kevin Zhang 也談到了無(wú)線(xiàn)通信。通信在生活中非常的重要，上圖展示了三種通信技術(shù)：蜂窩、WI-FI、藍牙。正如所見(jiàn)，所有高級標準都需要更高的數據速率，更先進(jìn)的信號處理，這將繼續推動(dòng)加速采用先進(jìn)的技術(shù)，例如 Wi-Fi 7。臺積電今年也正在著(zhù)手生產(chǎn) Wi-Fi 7 的產(chǎn)品。從一開(kāi)始，Wi-Fi 7 的產(chǎn)品就必須采用 7nm 技術(shù)才能夠達到功耗性能目標。

在汽車(chē)領(lǐng)域，汽車(chē)正在經(jīng)歷一場(chǎng)根本性的革命。很多人認為新汽車(chē)將是軟件定義汽車(chē)，但 Kevin Zhang 認為更好的術(shù)語(yǔ)是：「硅定義汽車(chē)（silicon-defined automotive）」。因為所有的軟件都必須在硅上運行。無(wú)論是傳感器、通信、網(wǎng)絡(luò )都在推動(dòng)最先進(jìn)的半導體自主的向前發(fā)展技術(shù)。

在談技術(shù)前，Kevin Zhang 還花費了時(shí)間談到了半導體行業(yè)業(yè)務(wù)的創(chuàng )新——純代工業(yè)務(wù)的出現，這項創(chuàng )新從根本上改變了半導體行業(yè)的格局。通過(guò)從傳統的 IDM 模式中剔除非常復雜、成本高昂的晶圓制造，讓無(wú)晶圓企業(yè)能夠專(zhuān)注產(chǎn)品開(kāi)發(fā)和創(chuàng )新。與代工廠(chǎng)的合作，共同極大的加速了行業(yè)的創(chuàng )新。

由于代工廠(chǎng)的引入，出現了很多新玩家?？爝M(jìn)到 2030 年，如上圖所見(jiàn)，超過(guò) 50% 的半導體收入由優(yōu)秀的無(wú)晶圓公司、系統公司或云公司貢獻。這些都是因為業(yè)務(wù)創(chuàng )新、代工廠(chǎng)的出現。

之后，Kevin Zhang 開(kāi)始談到了本次演講的重點(diǎn)：先進(jìn)技術(shù)。Kevin Zhang 認為，晶體管仍然是創(chuàng )新的核心，即硅創(chuàng )新（silicon innovation）。幾十年來(lái)，晶體管經(jīng)歷了多次重大的演變。如上圖可見(jiàn)，早期的晶體管創(chuàng )新主要集中在圍繞幾何減少，但現在情況不再如此。最近一代，一切都集中在晶體管架構的創(chuàng )新以及新材料的使用上。

比如說(shuō)，16nm 將從平面晶體管轉向 FinFET 晶體管。今天，臺積電在 2nm 層面即將推出一種全新的晶體管：Nanosheet?？梢詷O大的改善設備的漏電，提高傳導能力，并且在更低的電壓下更好的工作。這對于高性能計算來(lái)說(shuō)非常重要。

圖案化技術(shù)方面，7 納米中，EUV 的引入為我們鋪平了道路，推動(dòng)幾何縮放向前發(fā)展。很多人會(huì )問(wèn)：下一步是什么？Kevin Zhang 表示，下一步需要利用 Nanosheet，經(jīng)過(guò)幾代人的努力獲得最佳值，即這個(gè)新晶體管的極限。與此同時(shí)，臺積電也在忙于制造全新的晶體管架構：CFET。本質(zhì)上，是通過(guò)將 N-transistor、NMOS 和 PMOS 堆疊在一起，可以將密度大大提高近兩倍。

在材料方面，臺積電也致力于新材料，例如一種低維材料，通過(guò)使用這種新材料，我們可以實(shí)現更加節能的目標，遠超當今的器件或者晶體管。

進(jìn)一步了解 CFET 可以帶來(lái)的好處，如上圖可見(jiàn)，CFET（互補式場(chǎng)效晶體管 CFET）是將 nMOS 和 pMOS 垂直堆疊，可大幅改善零組件電流，使晶體管密度提升 1.5~2 倍。

這項技術(shù)將硅（Si）和鍺（Ge）等不同材料從上下方堆疊，使 p 型和 n 型的場(chǎng)效晶體管更靠近。通過(guò)這種疊加方式，CFET 消除 n to p 分開(kāi)的瓶頸，將運作單元活動(dòng)區域（cell active area）面積減少 2 倍。

Kevin Zhang 展示了一張圖片，指出這并不是僅僅在 PPT 上的想法。從上圖可以看到，這是臺積電實(shí)驗室制造的真正集成設備，還有晶體管 IV 優(yōu)美的曲線(xiàn)。就推動(dòng)創(chuàng )新而言，這是晶體管架構的一個(gè)重要里程碑。

隨著(zhù)晶體管尺寸的縮小，繼續縮小晶體管的幾何形狀變得越來(lái)越困難，成本也越來(lái)越高。設計師和工程師必須共同努力才能夠實(shí)現產(chǎn)品層面效益的最佳縮放。因此，臺積電經(jīng)常將其成為設計技術(shù)聯(lián)合組織，或 DTCO。

上圖展示了一個(gè)基于 FinFET 技術(shù)的數學(xué)圖書(shū)館設計示例。通過(guò)使用 D-POP 技術(shù)，減少每個(gè)部分的鰭片數量，可以在減小幾何尺寸的同時(shí)降低功耗。但是當每個(gè)設備達到兩個(gè)鰭片式，設計人員會(huì )面臨困境。

通過(guò) DTCO，臺積電的設計和技術(shù)團隊共同努力，創(chuàng )新的提出了 FinFlex 的新想法。本質(zhì)上，允許設計人員混合和匹配單鰭器件、雙鰭器件或者雙鰭器件和三鰭器件，因此我們可以同時(shí)實(shí)現最佳的性能、密度和功耗。

另一個(gè)很好的例子是 SRAM 位單元。上圖展示了 SRAM 從 130nm 一直到今天的 3nm，實(shí)現了超過(guò) 100 倍的密度提升，這種規?；瘜?shí)際上是流程創(chuàng )新和協(xié)作結合的成果，采用更先進(jìn)的設計技術(shù)。

說(shuō)到 SRAM，就不得不談到最低工作電壓，或者說(shuō) Vmin。在過(guò)去很長(cháng)時(shí)間，為了降低電壓，必須采用更大的存儲單元。通過(guò)應用創(chuàng )新的設計技術(shù)，我們可以實(shí)現超過(guò) 300 毫伏的 Vmin 改善，這對于低功耗運行非常重要。

技術(shù)擴展的本質(zhì)是為了節能計算。整個(gè)半導體行業(yè)走了很長(cháng)一段路。上圖展示十年多的規模，臺積電實(shí)現了超過(guò) 80 倍的能源效率。

關(guān)于 HPC 和 AI 方面，如果看看今天所有的人工智能加速器，無(wú)論是 GPU 還是 TPU 或者是定制的 ASIC，這些本質(zhì)上是具有某種特定的集成方案?；旧?，使用 CowoS 技術(shù)帶來(lái)的先進(jìn)芯片。如今主要是 5nm 技術(shù)和 HBM 在一起，Kevin Zhang 認為這還遠遠不夠。

展望未來(lái)，這個(gè)平臺需要大幅提升以滿(mǎn)足高性能計算的需求。因此，這種配置的核心實(shí)際上是更高密度、低能耗的計算。需要去棧才能達到計算密度，需要多個(gè)最先進(jìn)的芯片垂直堆疊在一起，以提供所需的計算密度。并且還需要大量的內存，因此需要加入更多的 HBM。這就是為什么，硅中介層和 CoWoS 必須進(jìn)一步擴展。

這仍然不夠，電力傳輸是一個(gè)問(wèn)題，因此需要集成穩壓器才能解決電力輸送的挑戰。I/O 和帶寬互聯(lián)密度也是一個(gè)問(wèn)題，因此需要將硅光子學(xué)引入封裝中，這就是未來(lái)的發(fā)展方向。

談一談 3D 堆疊，上圖展示了互連密度。我們進(jìn)行堆疊的原因是為了實(shí)現芯片到芯片之間的高密度互連。圖中的曲線(xiàn)頂部曲線(xiàn)是 SoC，本質(zhì)上是單片互連。底部曲線(xiàn)是常規封裝能夠達到的密度。中間部分是 CoWoS 封裝。

談到 3D 堆疊，Kevin Zhang 展示一張圖，并表示為達到更高的互連密度（Interconnect Density），即 Chip To Chip 連結，透過(guò) 3D 堆疊可以使接合的 Pitch 一路縮小到幾微米，實(shí)現單晶（Monolithic）的互連密度，「所以 3D 堆疊才是未來(lái)」。

談到硅光子/共封裝光學(xué)（CPO）方面，Kevin Zhang 指出，電子擅長(cháng)運算，但光子在信號或通信時(shí)比較好。他以 50T 交換機舉例，如果全都用電子并采用銅線(xiàn)材質(zhì)的系統，會(huì )燒掉 2,400 W。

目前解決方案是采用插拔式模組（Pluggable），可省下 40% 功耗（> 1500W），但隨著(zhù)未來(lái)需要更高速信號、更大頻寬，這遠遠不夠，因此需要把硅光子技術(shù)把光子能力帶進(jìn)來(lái)。使用共封裝光學(xué)的先進(jìn)封裝技術(shù)來(lái)正確實(shí)現光子功能。

在圖示中，需要用先進(jìn)堆疊技術(shù)，把光子芯片和電子芯片堆疊，可使功耗可再降低 50%，約 5 皮焦耳（picojoules per bit），使功耗約在 850W。

如今，使用最先進(jìn)的晶體管技術(shù)，我們可以將大約 1000 億個(gè)晶體管封裝在同一個(gè)芯片中，但這還不足以解決未來(lái)的 AI 機器學(xué)習應用。必須利用先進(jìn)的 3D 封裝技術(shù)，才能夠將晶體管的數量真正增加到一萬(wàn)億個(gè)，以滿(mǎn)足計算需求。

談到蜂窩射頻方面，他提到，當從 4G 向 5G 過(guò)渡時(shí)，為了將數據速率提高十倍，需要結合更多的數字電路，比如先進(jìn)的 ADC、先進(jìn)的信號處理能力。在這樣做時(shí)，射頻設計、射頻收發(fā)器設計都可從 28nm 發(fā)展到 16nm 中收益。

如果展望未來(lái)，比如 6G，就需要覆蓋更廣泛的頻率范圍，與 FR3 一樣需要提高數據速率。這就需要更先進(jìn)的半導體，因此未來(lái)收發(fā)器的設計，如果使用 7nm、5nm 不必感到太過(guò)驚訝。

談到汽車(chē)方面，從根本上看，最新的汽車(chē)技術(shù)需要大量運算能力，但功耗正成為問(wèn)題，尤其是由電池供電的汽車(chē)。

Kevin Zhang 認為，車(chē)用半導體技術(shù)在導入上一直落后消費性或 HPC 幾個(gè)世代，是因為非常需要嚴格的安全性要求，汽車(chē)應用的 DPPM（缺陷率）必須接近零，也因此晶圓廠(chǎng)、半導體制造和汽車(chē)設計人員必須更密切地合作，以加快這個(gè)速度。

臺積電正在預先應用自動(dòng)設計規則降低缺陷密度，Kevin Zhang 承諾到：「在不久之后，你們會(huì )看到 3nm 導入汽車(chē)?！?/span>

談到 MCU 方面，MCU 在汽車(chē)轉型為區域架構后變更重要，也需要先進(jìn)半導體技術(shù)給 MCU 提供運算能力。傳統 MCU 大都采用浮動(dòng)閘極（floating gate）為基礎的技術(shù)，但浮動(dòng)閘極技術(shù)在 28 nm 以下就卡關(guān)，所幸業(yè)界已經(jīng)投資新內存技術(shù)，包括新的非揮發(fā)性存儲器如磁性隨機存取存儲器（MRAM）或電阻式存儲器（RRAM）。

也因此，從 MCU 轉移到 MRAM、RRAM 為基礎的技術(shù)，有助于推動(dòng)技術(shù)持續微縮，從 28 nm 縮小到 16 nm、甚至是 7 nm。

傳感器和顯示器方面，傳感器技術(shù)從最簡(jiǎn)單的 2D 設計、單層設計，到現在 3D 晶圓堆疊的智能系統，基本上將信號處理層疊在傳感層上。Kevin Zhang 也表示：「我們技術(shù)已經(jīng)開(kāi)始投資、研究多層設計的技術(shù)?！?/span>

進(jìn)行三層或多層設計能追求畫(huà)素最佳化，繼續推動(dòng)畫(huà)素尺寸縮小同時(shí)兼顧解析度需求，也能同時(shí)達到最佳傳感能力；另一個(gè)例子是 AR、VR，透過(guò)將不同層的存儲器分開(kāi)，再堆疊到其他邏輯芯片，可有效縮小尺寸，同時(shí)維持高效能需求。

最后 Kevin Zhang 分享自己的故事，他表示 7 年前離開(kāi)當時(shí)最大的半導體公司，去了中國臺灣。他離開(kāi)的時(shí)候心想，他的半導體黃金時(shí)代已經(jīng)過(guò)去了，去亞洲是要迎接職涯的日落時(shí)刻，但時(shí)間快轉 7 年后，他表示：「我沒(méi)看到日落，而是明亮的日出。隨著(zhù) AI 出現，半導體將驅動(dòng)許多新應用，觸及人類(lèi)生活每一個(gè)面向，并改變人類(lèi)歷史的軌跡，所以我看到明亮、黃金的全新時(shí)刻，我們最好的日子還在前頭，讓我們一起努力使其成真?！?/span>