簡(jiǎn)化半導體設計驗證！ AMD發(fā)布最新FPGA芯片

FPGA（現場(chǎng)可編程邏輯柵陣列）靈活性高，成為智能網(wǎng)卡、電訊網(wǎng)絡(luò )等各種應用的理想選擇。AMD（前身為賽靈思）27日發(fā)表最新Versal FPGAs，設計成芯片建成前可模擬測試。

AMD Versal系列高級產(chǎn)品線(xiàn)經(jīng)理Rob Bauer指出，透過(guò)這些FPGA，芯片設計者能在芯片下線(xiàn)（tapeout）前先為即將完成的ASIC或SOC創(chuàng )建數位雙胞胎或數字版，有助設計者驗證，并更早開(kāi)始軟件開(kāi)發(fā)等。

Bauer指出，隨著(zhù)先進(jìn)封裝技術(shù)過(guò)渡到2.5D和3D芯片架構，這對芯片制造商只會(huì )變得更困難。芯片設計者不再為單片，而是多片設備做驗證和軟件開(kāi)發(fā)。

這也是AMD對旗下Versal Premium VP1902的定位。這款芯片尺寸約77×77mm，擁有1850萬(wàn)個(gè)邏輯單元，是即將推出VU19P的兩倍，及控制平面操作的專(zhuān)用Arm內核，還有協(xié)助調試的板載網(wǎng)絡(luò )。

AMD VP1902預定第三季提供樣品給客戶(hù)，2024年初全面供貨。

不過(guò)，模擬有數十億個(gè)晶體管的現代SoC相當耗費資源。AMD表示，依芯片大小和復雜性，可能需跨越多個(gè)機架、數十甚至數百個(gè)FPGA。

雖然AMD最新FPGA主要針對芯片制造商，但AMD表示這些芯片也非常適合從事固件開(kāi)發(fā)和測試、IP塊和子系統原型開(kāi)發(fā)、外圍驗證和其他測試用例的公司。

至于兼容性，新芯片將利用與FPGA相同底層Vivado ML軟件開(kāi)發(fā)套件。AMD表示，會(huì )與Cadence、西門(mén)子（Siemens）和新思科技（Synopsys）等領(lǐng)先EDA供應商合作，增加支持更先進(jìn)功能。