最新超導量子位研究 成功導入CMOS制程

量子計算機可望在特定應用領(lǐng)域帶來(lái)巨變，包含材料合成、藥物開(kāi)發(fā)、網(wǎng)絡(luò )安全等等。在量子電路的運算模型中，量子邏輯閘（簡(jiǎn)稱(chēng)量子閘）利用少數量子來(lái)進(jìn)行基本運算，與傳統數字電路里的邏輯閘雷同。量子是量子電路的基本構件。全球正在努力開(kāi)發(fā)具備不同類(lèi)型量子位的量子運算平臺，期望能將應用從實(shí)驗室擴展到全球。

其中一項前景看好的量子運算技術(shù)透過(guò)超導電路運行。Anton Potocnik是深耕量子運算領(lǐng)域的imec資深研究員，他表示：「超導量子位的能量狀態(tài)相對容易操控，經(jīng)過(guò)這幾年，研究人員已能將越來(lái)越多的量子進(jìn)行耦合，進(jìn)而實(shí)現更進(jìn)階的量子糾纏—這是量子運算發(fā)展的其中一大支柱。除此之外，全球各地的研究團隊已經(jīng)公開(kāi)展示超導量子位的優(yōu)異性能，包含維持量子態(tài)長(cháng)達數百微秒的相干時(shí)間，以及達到一定水平的閘保真度（gate fidelity），兩者都是量子運算的重要指標?！?br/>
相干時(shí)間提供我們有關(guān)維持量子態(tài)（亦即數據保存）的時(shí)間信息；閘保真度則量化了理想的邏輯閘與其在實(shí)體量子電路對應的物理閘之間的運算誤差。

大型量子計算機的發(fā)展阻礙：變異度問(wèn)題
目前為止，剛剛提到的量子運算效能只能在實(shí)驗室看到成果，利用雙角蒸鍍法（double-angle evaporation）與剝離成形（lift-off）技術(shù)來(lái)制出最關(guān)鍵的組件結構：約瑟夫森接面（Josephson junction）。

Anton Potocnik解釋?zhuān)骸富旧希?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/超導量子位">超導量子位是非線(xiàn)性L(fǎng)C諧振電路，內含一個(gè)非線(xiàn)性電感（L）與一個(gè)電容（C）。約瑟夫森接面作為非線(xiàn)性且非散熱的電感組件，能讓我們操控量子位的能量狀態(tài)，例如代表|0>與|1>的迭加態(tài)。為了把能耗降到最低，也就是盡可能地延長(cháng)相干時(shí)間，約瑟夫森接面與電容的結構內部必須避免各個(gè)接口產(chǎn)生瑕疵。在任一接口存在原子大小的瑕疵都有可能導致量子位損失能量。因此，雙角蒸鍍法與剝離成形是較為理想的制程方案，它們能制出接近無(wú)瑕的接口?！?br/>
盡管如此，這些制程技術(shù)有一大缺點(diǎn)，那就是難以實(shí)現量子位數量的規?；?。蒸鍍接面在約瑟夫森效應下產(chǎn)生的超導電流存在一定的變異度，這就阻礙了大規模量子運算。此外，制程技術(shù)也會(huì )限制超導材料的選擇，進(jìn)而阻礙量子位進(jìn)一步改良。

替代方案：CMOS相容制程
imec博士研究員Jeroen Verjauw表示：「imec團隊已經(jīng)探索了超導電路的替代制程方案，主力放在所謂的覆蓋式約瑟夫森接面（overlap Josephson junction），僅用與CMOS兼容的材料與技術(shù)制成，藉此發(fā)揮先進(jìn)CMOS制程所具備的可靠度與再現性（reproducibility）優(yōu)勢，以控制量子位變異度并實(shí)現規?；??！?br/>
覆蓋式接面包含下層（BE）與上層（TE）兩個(gè)電極，中間以絕緣層薄膜分隔。這些電極經(jīng)過(guò)兩次圖形化處理，期間導入一次真空制程，真空時(shí)會(huì )自然生成金屬氧化物，后續進(jìn)行氬氣（Ar）蝕刻時(shí)必須移除。



 
圖一 : 覆蓋式接面的截面示意圖：上下層電極之間的重迭區域會(huì )定義出約瑟夫森接面（以及寄生雜散接面）的圖形。側壁會(huì )因為蝕刻制程而出現殘留物。綠色那層標示了經(jīng)過(guò)氬氣蝕刻制程后產(chǎn)生的受損多晶硅層。

Jeroen Verjauw指出：「不過(guò)，氬氣蝕刻制程有一定的風(fēng)險，之前就傳出會(huì )造成能量耗損?！?br/>
量子運算生力軍：CMOS制程登場(chǎng)
imec研究員Tsvetan Ivanov表示：「我們的實(shí)驗室展示了超導量子位的優(yōu)異效能，相干時(shí)間長(cháng)達數百微秒，平均閘保真度達到99.94%，與其他先進(jìn)量子芯片效能相當。不同的是，這是首次透過(guò)CMOS兼容技術(shù)來(lái)獲得進(jìn)展，像是濺鍍沉積與蝕刻制程。改良目前的覆蓋式接面制程就能取得這些突破性成果，具體作為包含簡(jiǎn)化制程步驟與減少接口數量—藉此降低能耗損失的風(fēng)險，還有優(yōu)化氬氣蝕刻制程，并且僅用鋁（Al）來(lái)制作電極?！?br/>


 
圖二 : （左）量子位能量釋放的量測結果；（右）平均閘保真度（gate fidelity）與平均閘錯誤率（error per gate）。

三大發(fā)展目標：進(jìn)入12吋晶圓廠(chǎng)、降低損耗、提升再現性
imec此次發(fā)表的研究成果目前僅在實(shí)驗室的測試基板上獲得驗證。Tsvetan Ivanov表示：「雖然如此，此次展示的制程方法仍是重要的里程碑，預告著(zhù)未來(lái)超導量子電路有望進(jìn)入12吋晶圓CMOS制程。我們很快就能將這些超導電路的制程技術(shù)轉移至imec的12吋晶圓廠(chǎng)。我們亟欲驗證上述的量子態(tài)維持時(shí)間能否在大尺寸晶圓上達到相同結果?！?br/>
Jeroen Verjauw接著(zhù)說(shuō)道：「為了研究能耗來(lái)源，我們還設計了測試芯片。首批研究結果顯示，能量損失主要源于組件結構的表面，而非接面的那層。這項發(fā)現令人振奮，因為只要鎖定應用導入專(zhuān)用的表面處理技術(shù)，就有可能改善問(wèn)題。最后，我們的制造方案提供了在大尺寸晶圓上大規模制造量子位的方法，減緩量子位頻率等變異度問(wèn)題?！?br/>
但在實(shí)際應用超導量子計算機之前，仍有一些問(wèn)題需要解決。Anton Potocnik總結：「超導量子位（毫米等級）與像是半導體自旋量子位（奈米等級）相比，仍舊相對較大。我們正在針對組件微縮進(jìn)行研究，也在努力研發(fā)算法。目前我們做出的量子位還不盡理想，所以要從理論出發(fā)，持續開(kāi)發(fā)具備更能容許損耗與誤差的算法，同時(shí)發(fā)展量子錯誤更正協(xié)議。此外，我們還會(huì )需要可規?；医?jīng)過(guò)精密校正的儀器來(lái)連接持續增加的超導量子位，進(jìn)而進(jìn)行操控與讀取有用數據?！?br/>
結語(yǔ)
imec量子運算研究計劃主持人Kristiaan De Greve認為，此次的研究成果是邁向超導量子位規?；闹匾锍瘫?，憑借業(yè)界標準制程所具備的操控與準確度優(yōu)勢，將能克服關(guān)鍵挑戰。他表示：「未來(lái)很可能需要成千上百萬(wàn)個(gè)量子位來(lái)構成量子運算處理器，所以突破變異性與產(chǎn)量的限制會(huì )是關(guān)鍵。也因此，imec投入大量資源來(lái)了解這些發(fā)展限制并訂定相關(guān)標準，同時(shí)善用我們在先進(jìn)制程管制方面的經(jīng)驗，引進(jìn)創(chuàng )新的解決方案?！?br/>
imec量子運算研究計劃組長(cháng)Danny Wan最后補充：「imec量子運算研究計劃的成員全都希望能將量子運算帶出實(shí)驗室，擴及全球，不論是采用超導體或半導體。此次刊載于《NPJ Quantum Information》的研究成果大大助長(cháng)了信心，證實(shí)我們走在正確的道路上?！?br/>
（本文由imec提供；編譯／吳雅婷）