西門(mén)子推軟件解決方案 加快簡(jiǎn)化2.5D/3D IC可測試性設計

西門(mén)子數字化工業(yè)軟件近日推出Tessent Multi-die軟件解決方案，旨在幫助客戶(hù)加快和簡(jiǎn)化基于2.5D和3D架構的新一代集成電路（IC）關(guān)鍵可測試性設計（DFT）。

隨著(zhù)市場(chǎng)對于更小巧、更節能和更高效能的IC需求日益提升，IC設計界也面臨著(zhù)嚴苛挑戰。下一代組件正傾向于采用復雜的2.5D和3D架構，以垂直（3D IC）或并排（2.5D）方式連接多個(gè)晶粒，使其能夠作為單一組件運作。但是，這種做法為芯片測試帶來(lái)巨大的挑戰，因為大部分傳統的測試方法都是基于常規的2D流程。

為了解決這些挑戰，西門(mén)子推出Tessent Multi-die，一款全面的DFT自動(dòng)化解決方案，應用于與2.5D及3D IC設計相關(guān)復雜度DFT任務(wù)。這款全新的解決方案能夠與西門(mén)子Tessent TestKompress Streaming Scan Network軟件和Tessent IJTAG軟件搭配使用，可優(yōu)化每個(gè)區塊的DFT測試資源，而無(wú)須擔心對于其他設計造成影響，從而簡(jiǎn)化了2.5D及3D IC的DFT任務(wù)?，F在，IC設計團隊只要使用Tessent Multi-die軟件，就能快速開(kāi)發(fā)出符合IEEE 1838規范的2.5D和3D架構硬件。

西門(mén)子數字化工業(yè)軟件副總裁兼Tessent業(yè)務(wù)單位總經(jīng)理Ankur Gupta表示，在2.5D和3D組件中采用高密度封裝晶粒的設計需求正快速增長(cháng)，IC設計公司也面臨著(zhù)急劇加增的IC測試復雜難度。透過(guò)西門(mén)子最新的Tessent Multi-die解決方案，我們的客戶(hù)能夠為未來(lái)的設計做好充分準備，同時(shí)大幅減少DFT工作量，降低當前制造測試成本。

Pedestal Research研究總監兼總裁Laurie Balch指出，隨著(zhù)時(shí)間的推移，傳統的2D IC設計方法將遇到的各種限制，越來(lái)越多的設計團隊開(kāi)始利用2.5D及3D IC架構，以滿(mǎn)足其在功耗、效能及芯片尺寸等方面的要求。在新設計案中部署這些高級方案的首要步驟就是制定DFT策略，以應對復雜架構帶來(lái)的種種挑戰，從而避免成本的增加或者拖累產(chǎn)品上市時(shí)間。透過(guò)持續發(fā)展DFT技術(shù)，滿(mǎn)足多維度設計需求，EDA廠(chǎng)商將進(jìn)一步推動(dòng)2.5D及3D架構在全球范圍的應用。