SK海力士試圖用低溫蝕刻技術(shù)生產(chǎn)400多層的3D NAND

SK 海力士正在評估東京電子（TEL）最新的低溫蝕刻工具，該工具可在-70°C 的溫度下運行，以實(shí)現 400 多層的 3D NAND。據 The Elec 報道，低溫蝕刻工具的「鉆孔」速度是傳統工具的 3 倍，這一功能將有助于制造具有 400 多個(gè)活動(dòng)層的 3D NAND。

SK 海力士沒(méi)有將實(shí)際設備進(jìn)口到韓國，而是將測試晶圓發(fā)送到日本的東京電子實(shí)驗室。這種方法使 3D NAND 制造商能夠有效地評估該技術(shù)的潛力，而無(wú)需將實(shí)際工具運送到 SK 海力士并將其安裝到晶圓廠(chǎng)中。新的蝕刻系統在-70°C 的冷卻溫度下運行，這與當前蝕刻工藝的 0°C~30°C 范圍形成鮮明對比。

該報告稱(chēng)，TEL 的下一代蝕刻機可以在短短 33 分鐘內完成 10μm 深的高縱橫比蝕刻，比現有工具快 3 倍以上。這一成就不僅是一項重大的技術(shù)進(jìn)步，而且大大提高了 3D NAND 生產(chǎn)效率，可以重塑 3D NAND 器件的生產(chǎn)時(shí)間表和輸出質(zhì)量。

在生產(chǎn) 3D NAND 時(shí)，有些人可能會(huì )說(shuō)「蝕刻垂直孔」很簡(jiǎn)單，但事實(shí)并非如此。事實(shí)上，蝕刻具有良好均勻性的深存儲器通道孔是一項挑戰，這就是為什么業(yè)界采用雙堆疊甚至三重堆疊（構建兩個(gè)或三個(gè)單獨的堆棧，而不是一個(gè)帶有「深」通道孔的堆棧）用于 3D NAND。

SK 海力士的 321 層 3D NAND 產(chǎn)品采用三層疊層結構。隨著(zhù) TEL 新型蝕刻設備的采用，可以在單層或雙層堆棧中構建 400 層 3D NAND 器件，這意味著(zhù)更高的生產(chǎn)效率。未來(lái)超過(guò) 400 層的產(chǎn)品是過(guò)渡到單層還是雙層，將取決于工具的可靠性以及它是否能一致地重現其結果。

TEL 設備的一個(gè)顯著(zhù)環(huán)境優(yōu)勢是它使用氟化氫（HF）氣體，其全球變暖潛能值（GWP）小于 1。與傳統使用的全氟化碳（如四氟化碳（CF4）和八氟丙烷（C4F8））相比，這大大減少了 GWP，它們的 GWP 分別為 6030 和 9540。因此，TEL 新工具的潛在采用反映了行業(yè)對更環(huán)保制造實(shí)踐的日益增長(cháng)的趨勢。

SK 海力士通過(guò)向 TEL 發(fā)送晶圓來(lái)測試蝕刻工具的同時(shí)，三星電子正在通過(guò)導入該工具的演示版本來(lái)評估相同的技術(shù)。這些測試的結果將決定低溫刻蝕技術(shù)在半導體制造中的未來(lái)采用和潛在標準化。

各大廠(chǎng)商紛紛布局 3D NAND 技術(shù)

在 3D NAND 技術(shù)推出之前，NAND 閃存均為 2D 平面形式。2D NAND 架構的原理就像是在一個(gè)有限的平面上蓋平房，平房的數量越多，容量也就越大。過(guò)往存儲芯片廠(chǎng)商將平面 NAND 中的單元尺寸從 120nm 擴展到 1xnm 節點(diǎn)，實(shí)現了 100 倍的容量。不過(guò)隨著(zhù)單元尺寸達到 14 納米的物理極限，2D 結構在擴展存儲容量方面有著(zhù)很大的局限性（當工藝尺寸達到一定階段之后，閃存就很容易因為電子流失而丟失其中保存的數據）。

隨著(zhù) 2D NAND 的微縮達到極限，2007 年?yáng)|芝（現在的鎧俠）提出了 3D NAND 結構的技術(shù)理念，3D NAND 是行業(yè)的一個(gè)創(chuàng )新性方向。與減少每個(gè)節點(diǎn)單元尺寸的平面 NAND 不同，3D NAND 使用更寬松的工藝，大約介于 30 納米到 50 納米之間，它通過(guò)增加垂直層數來(lái)獲得更大的存儲容量。因此，我們也可以看到，目前主流的存儲芯片制造商均在競相通過(guò)增加 3D NAND 垂直門(mén)數，以此來(lái)提高存儲密度。他們已經(jīng)規劃了下一代 3D NAND 產(chǎn)品，包括 232 層/238 層，甚至更大到 4xx 層甚至 8xx 層。雖說(shuō)都在蓋樓，但是各家蓋樓所采用的架構卻有所不同。

3D-NAND 的層數堆疊，已經(jīng)成為各大廠(chǎng)商競相追逐的目標。目前主流廠(chǎng)商已經(jīng)到了第 6 代工藝，Micron 剛剛宣布完成 232L 3D TLC NAND，讀寫(xiě)性能都得到大幅提升，采用的是雙堆棧技術(shù)。

從 Micron 透露的路標來(lái)看，對 NAND 技術(shù)的研發(fā)也是持續投入，爭取一直處于領(lǐng)先的地位，當前主要在 TLC，后續會(huì )在 QLC 繼續發(fā)力。據了解，Micron 在 PLC NAND 上暫時(shí)未打算重點(diǎn)投入，這也跟 PLC NAND 的可靠性需要更大的技術(shù)支撐，研發(fā)投入更大有關(guān)。同樣的工藝研發(fā)投入，隨著(zhù) bit/cell 的增加，容量的收益卻在下降。

在 Micron 宣布 232 層之后，海力士 Sk Hynix 也接著(zhù)發(fā)布了 238 層 512Gb TLC 4D NAND。海力士這個(gè) 4D NAND 叫法，噱頭大于實(shí)際意義，實(shí)際也是 3D-NAND 的變形，類(lèi)似 CuA 架構，就是把電路單元放在存儲單元之下 (Peri Under Cell, PUC) 而已.

美光 Micron 和海力士 SK Hynix 發(fā)布的 200L+的 NAND，采用的都是 Charge Trap Flash(CTF)。目前市場(chǎng)上，也僅剩 Solidigm(Intel NAND 賣(mài)給海力士后新成立的公司) 還在堅持使用 Floating Gate(FG) 架構。與 FG 浮柵不同，FG 浮柵將電荷存儲在導體中，而 CTF 將電荷存儲于絕緣體中，這消除了單元之間的干擾，提高了讀寫(xiě)性能，同時(shí)與浮柵技術(shù)相比減少了單元面積。不過(guò)，FG 浮柵對 read disturb 和 program disturb 的抗干擾比 CTF 要好，總體來(lái)說(shuō)，CTF 工藝成本更低，這也是大多數公司選擇 CTF 的原因。

國內廠(chǎng)商 YMTC 自研的 Xtacking 技術(shù)也到了 3.0，預計也將發(fā)布超過(guò) 200L 層的 3D NAND，很可能層數在 232 層，采用 6-plane 的設計，相對 4-plane 的架構，性能將得到超過(guò) 50% 的提升。

根據目前各家 NAND 原廠(chǎng)的研發(fā)狀態(tài)，預計在 2025 年，我們將會(huì )看到層疊超過(guò) 500L 的 3D NAND。甚至在 2030 之前，超過(guò) 800L 的 3D NAND 也可能會(huì )進(jìn)入大家的視野。