芯華章發(fā)布多款新產(chǎn)品，打造全面數字驗證解決方案

近期，EDA（集成電路設計工具）智能軟件和系統領(lǐng)先企業(yè)芯華章正式發(fā)布四款擁有自主知識產(chǎn)權的數字驗證EDA產(chǎn)品，以及統一底層框架的智V驗證平臺，在實(shí)現多工具協(xié)同、降低EDA使用門(mén)檻的同時(shí)，提高芯片整體驗證效率，是中國自主研發(fā)集成電路產(chǎn)業(yè)生態(tài)的重要里程碑。

EDA作為數字化產(chǎn)業(yè)的底層關(guān)鍵技術(shù)，自始至終連接并貫穿了芯片與科技應用的發(fā)展。未來(lái)的數字化系統，將是系統+芯片+算法+軟件深度融合集成的。芯華章在這一變局下，以面向未來(lái)發(fā)展、面向數字化系統的智能化設計流程為目標，融合人工智能、云原生等技術(shù)，對EDA軟硬件底層框架進(jìn)行自主創(chuàng )新。本次發(fā)布的平臺及產(chǎn)品，具備以下優(yōu)勢：

l   智V驗證平臺（FusionVerify Platform），由邏輯仿真、形式驗證、智能驗證、FPGA原型驗證系統和硬件仿真系統在內的五大產(chǎn)品系列，和智能編譯、智能調試以及智能驗證座艙等三大基座組成。具備統一的調試系統、編譯系統、智能分割技術(shù)、豐富的場(chǎng)景激勵源、統一的云原生軟件架構，能融合不同的工具技術(shù)，對各類(lèi)設計與不同的場(chǎng)景需求，提供定制化的全面驗證解決方案，解決當前產(chǎn)業(yè)面臨的點(diǎn)工具各自為政的兼容性挑戰，以及數據碎片化導致的驗證效率挑戰。智V驗證平臺能有效提高驗證效率與方案的易用性，并帶來(lái)點(diǎn)工具無(wú)法提供的驗證效益。

l   樺捷（HuaPro-P1） 高性能FPGA原型驗證系統，基于FPGA硬件和擁有自主知識產(chǎn)權的全流程軟件，可幫助SoC/ASIC芯片客戶(hù)實(shí)現設計原型的自動(dòng)綜合、分割、優(yōu)化、布線(xiàn)和調試，可自動(dòng)化實(shí)現智能設計流程，有效減少用戶(hù)人工投入、縮短芯片驗證周期，為系統驗證和軟件開(kāi)發(fā)提供大容量、高性能、自動(dòng)實(shí)現、可調試、高可用的新一代智能硅前驗證系統。

l   穹鼎（GalaxSim-1.0）國內領(lǐng)先的數字仿真器，使用新的軟件構架提供多平臺支持，支持不同的處理器計算平臺，如X86、ARM等，并且已在多個(gè)基于A(yíng)RM平臺的國產(chǎn)構架上測試通過(guò)?？山Y合芯華章的穹景GalaxPSS智能驗證系統的通用調試器和通用覆蓋率數據庫，穹鼎仿真器能夠高效地配合其他驗證工具，提供統一的數據接口。支持IEEE1800 SystemVerilog 語(yǔ)法、IEEE1364 Verilog 語(yǔ)法，以及 IEEE1800.2 UVM方法學(xué)，在語(yǔ)義解析、仿真行為、時(shí)序模型上，已達到主流商業(yè)仿真器水平。

l   穹景（GalaxPSS）新一代智能驗證系統，基于A(yíng)ccellera PSS標準和高級驗證方法學(xué)的融合，針對目前和將來(lái)復雜驗證場(chǎng)景，自動(dòng)生成場(chǎng)景，降低對工程師手工編寫(xiě)場(chǎng)景的經(jīng)驗依賴(lài)，為芯片產(chǎn)生更多高效的測試場(chǎng)景和測試激勵，提高驗證的場(chǎng)景覆蓋率和完備性。PSS生成的代碼具備可移植性，可以確保適用在軟件仿真、硬件仿真、FPGA原型驗證，甚至系統驗證上，提供從單一平臺驗證到多平臺交互驗證。

l   穹瀚（GalaxFV）國內EDA領(lǐng)域率先基于字級建模的可擴展形式化驗證工具，采用高性能字級建模（Word-Level Modeling）方法構建，具備高性能表現、高度可擴展性、友好的拓展接口，在模型上已達到國際先進(jìn)水平。搭載了高并發(fā)高性能求解器、智能調度算法引擎以及專(zhuān)用斷言庫，可在充分利用算力，提高并行效率的同時(shí)，有效提高易用性和使用效率，為形式化驗證應用于產(chǎn)業(yè)降低了門(mén)檻。

利用芯華章仿真工具GalaxSim，我們在兩周內就將設計調通。和其他商用仿真器對比結果顯示，芯華章GalaxSim對RTL行為仿真行為正確，在性能上很多場(chǎng)景和其他商用工具已經(jīng)基本一致。我們期待和芯華章的進(jìn)一步合作。

——中科院半導體所副研究員，陳剛

芯華章的驗證工具，仿真器、智能驗證PSS、形式化驗證和原型驗證，讓我們感受到一批專(zhuān)業(yè)人士的不懈努力，也讓我們看到了國產(chǎn)EDA工具的希望。芯華章PSS工具能夠快速地構建復雜場(chǎng)景，滿(mǎn)足SoC高覆蓋率的需求，特別是在我們的CPU驗證，Cache一致性的高復雜場(chǎng)景下。希望將來(lái)和芯華章有更多深入的技術(shù)交流和合作。

——芯來(lái)CEO，彭劍英

芯華章穹瀚GalaxFV采用數學(xué)方法來(lái)求解驗證難題，是對仿真技術(shù)的有力補充，先進(jìn)的建模方法與調度算法，在我們的rtllib模塊性能實(shí)測中，性能表現優(yōu)秀，對工程應用有很高的價(jià)值。

——天數智芯 形式驗證專(zhuān)家，周孝斌 

芯華章科技董事長(cháng)兼CEO王禮賓表示：芯華章全球近300名員工在短短不到兩年的時(shí)間里，從零起步研發(fā)出四款全新架構的EDA驗證工具，與開(kāi)創(chuàng )性的智V驗證平臺，為更加智能的系統設計流程打下堅實(shí)的基礎。在自主創(chuàng )新的道路上，芯華章很榮幸能得到政府、產(chǎn)業(yè)、學(xué)界、投資伙伴的鼎力支持。未來(lái)，我們也將繼續以用戶(hù)的需求進(jìn)化為核心，以技術(shù)創(chuàng )新為源動(dòng)力，采用敏捷開(kāi)發(fā)、持續集成等先進(jìn)軟件開(kāi)發(fā)流程，不斷打磨平臺及產(chǎn)品，讓芯片設計更簡(jiǎn)單、更普惠。