宜特晶背FIB電路修補能力突破7奈米工藝

　　隨半導體產(chǎn)業(yè)朝更先進(jìn)工藝 發(fā)展之際，宜特電路修補技術(shù)(IC Circuit Edit)檢測技術(shù)再突破!宜特今(3/15)宣布，宜特通過(guò)先進(jìn)工藝 客戶(hù)肯定，IC芯片背面(Backside，簡(jiǎn)稱(chēng)晶背)FIB電路修補技術(shù)達7奈米(nm)工藝 。

　　宜特針對IC設計業(yè)者為何須進(jìn)行電路修補進(jìn)行說(shuō)明。由于即使電路仿真軟件不斷地提升演進(jìn)，仍難以100%來(lái)確保芯片的設計及布局正確性，一旦發(fā)現電路瑕疵只能再次進(jìn)行光罩改版;然而光罩價(jià)格不斐，且重新下光罩后，等待修補過(guò)后的芯片時(shí)間通常超過(guò)一個(gè)月。因此，多數IC設計業(yè)者，會(huì )選擇進(jìn)行IC電路修補，只需幾個(gè)小時(shí)內即可完成修補，確保電路設計符合預期，并降低時(shí)間及金錢(qián)的成本耗損。

　　宜特表示，隨著(zhù)摩爾定律，半導體工藝 從1微米(um)、0.5微米(um)、0.13微米(um)不斷微縮到奈米(nm)等級，如此先進(jìn)工藝 的電路修補，考驗FIB實(shí)驗室的技術(shù)發(fā)展及應用能力。特別當工藝 來(lái)到16奈米(nm)以下的工藝 ，包裝型式多數為覆晶技術(shù)(Flip Chip)，因此FIB電路修補就必須從晶背來(lái)執行，整體困難度也隨之增加。

　　宜特進(jìn)一步指出，7奈米(nm)先進(jìn)工藝 的晶背電路修補，有兩個(gè)挑戰。第一，晶體管密度倍增：每平方毫米密度約是16nm工藝 的3.5倍，要穿越遍布于底層的晶體管進(jìn)行修補困難度將大幅度提升;第二，薄且小的間隙：7奈米(nm)工藝 的金屬與介電層的間隙、寬度、厚度，多為40奈米(nm)或以下，面對薄且小的工藝 ，如何精準定位目標、清楚辨識電路及避免過(guò)度曝露金屬，更是修補技術(shù)能力重要關(guān)鍵。

　　宜特表示，宜特1994年成立，從IC芯片的FIB電路修補起家，2011年即提供40/28奈米(nm)先進(jìn)工藝 電路修補技術(shù)，2015年時(shí)完成20/16奈米(nm)芯片正面的電路修補技術(shù)，并于2016年挑戰完成16奈米(nm)的IC 晶背(Backside)FIB電路修補技術(shù)。2018年完成12奈米(nm)修補。

　　今年，宜特FIB電路修補技術(shù)再突破，成功完成7奈米(nm)工藝 的back-side電路修補，協(xié)助先進(jìn)工藝芯片設計業(yè)者在電路驗證、偵錯、失效分析上更直接、靈活且快速的選擇，加速產(chǎn)品上市時(shí)間(Time-To-Market)。

　　圖說(shuō):宜特FIB電路修補技術(shù)各階段里程碑