射頻識別芯片設計中時(shí)鐘樹(shù)功耗的優(yōu)化與實(shí)現

　　1 概述

　　UHF RFID是一款超高頻射頻識別標簽芯片。該芯片采用無(wú)源供電方式：在收到載波能量后，RF前端單元產(chǎn)生Vdd電源信號，供給整芯片工作。由于供電系統的限制，該芯片無(wú)法產(chǎn)生較大的電流驅動(dòng)，因此低功耗設計成為芯片研發(fā)過(guò)程中的主要突破點(diǎn)。為了使數字電路部分產(chǎn)生盡量少的功耗，在數字邏輯電路設計過(guò)程中，除了簡(jiǎn)化系統結構外（功能簡(jiǎn)單，只包含編碼模塊、解碼模塊、隨機數生成模塊、時(shí)鐘、復位模塊，Memory控制單元以及整體控制模塊），在部分電路設計中采用了異步電路設計方式。在這個(gè)過(guò)程中，我們看到由于時(shí)鐘樹(shù)消耗掉了數字邏輯的很大一部分功耗（大約30%以上），所以降低時(shí)鐘樹(shù)帶來(lái)的功耗也成為降低數字邏輯功耗以及整個(gè)標簽芯片功耗的重要步驟。

　　2 芯片功耗組成及降低功耗的方法

　　2.1功耗的組成

　　圖1 芯片功耗的組成

　　動(dòng)態(tài)功耗主要包括短路功耗和翻轉功耗，是本設計功耗的主要組成部分。短路功耗即內部功耗，指由器件內部由于P管和N管在某一瞬間同時(shí)導通引起的瞬時(shí)短路引起。翻轉功耗由CMOS器件的輸出端負載電容充放電引起。漏電功耗主要包括亞閾區漏電和柵極泄漏引起的功耗。

　　當今，功耗兩個(gè)最主要的來(lái)源是：電容轉換和亞閾值泄漏。

　　2.2降低功耗的主要方法

　　圖2 降低芯片功耗的主要方法

　　2.2.1降低電源電壓Vdd

　　Voltage Island：不同的模塊使用不同的供電電壓。

　　MulTI-level Voltage Scaling：同一模塊中存在多種電壓源，根據應用不同在這些電壓源之間切換。

　　Dynamic Voltage Frequency Scaling：“多級電壓調整”的升級版，根據各模塊的工作頻率動(dòng)態(tài)進(jìn)行電壓調整。

　　AdapTIve Voltage Scaling：DVFS的升級版，使用能夠監視電路行為的反饋電路，自適應地調整電壓。

　　亞閾值電路（設計困難較多，還停留在學(xué)術(shù)界研究范圍）

　　2.2.2降低頻率f及翻轉率A

　　代碼優(yōu)化（提取公因子，資源重用，operand isolaTIon，串行工作降低峰值功耗等）

　　門(mén)控時(shí)鐘

　　多時(shí)鐘策略

　　2.2.3降低負載電容（CL）及晶體管尺寸（Wmos）

　　減少時(shí)序單元

　　芯片面積和規模減小

　　工藝升級換代

　　2.2.4降低漏電電流Ileak

　　控制閾值電壓（Threshold Voltage）（閾值電壓↑漏電流↓如使用MTCMOS 、VTCMOS 、DTCMOS）

　　控制柵極電壓（Gate Voltage）（通過(guò)控制柵源電壓以控制漏電流）

　　Transistor Stack（串接冗余晶體管，增加電阻以降低漏電流）

　　門(mén)控電源（Power gaTIng或PSO）（在模塊不工作時(shí)，關(guān)斷電源，即可有效減小漏電流）

　　3 RFID芯片中時(shí)鐘樹(shù)功耗的優(yōu)化

　　芯片工作時(shí)，很大一部分功耗是由于時(shí)鐘網(wǎng)絡(luò )的翻轉消耗的，如果時(shí)鐘網(wǎng)絡(luò )較大，這部分引起的功耗損失會(huì )很大。在眾多低功耗技術(shù)中，門(mén)控時(shí)鐘對翻轉功耗和內部功耗的抑制作用最強。本設計多級門(mén)控時(shí)鐘技術(shù)相結合，以及特殊的時(shí)鐘樹(shù)優(yōu)化策略，節省了很大一部分功耗。本項目在邏輯設計時(shí)使用了功耗的多種優(yōu)化策略，在后端的綜合和物理設計也嘗試了一些方法，通過(guò)前后端幾次功耗優(yōu)化和迭代，找出最小功耗的邏輯代碼設計和綜合的方法。

　　4.1 RTL階段手工加時(shí)鐘門(mén)控

　　圖3 門(mén)控時(shí)鐘原理圖

　　module data_reg （En， Data， clk， out）

　　input En，clk;

　　input ［7:0］ Data;

　　output ［7:0］ out;

　　always @（posedge clk）

　　if （En） out = Data;

　　endmodule

　　這個(gè)階段的目的主要有兩個(gè)：第一是根據各模塊時(shí)鐘翻轉概率更加合理的加入門(mén)控時(shí)鐘單元以控制翻轉率，減小動(dòng)態(tài)功耗，第二是產(chǎn)生一個(gè)結構盡量平衡的時(shí)鐘網(wǎng)絡(luò )，這樣可以保證在后端時(shí)鐘樹(shù)綜合階段可以少加入一些時(shí)鐘buffer以減小功耗。在實(shí)際的代碼設計中可以直接采用foundry單元庫中的ICG（集成門(mén)控）單元。

　　4.2 綜合階段工具插于集成門(mén)控單元

　　圖4 邏輯綜合過(guò)程中門(mén)控時(shí)鐘插入

　　#Set clock gating options， max_fanout default is unlimited

　　set_clock_gating_style -sequential_cell latch

　　-positive_edge_logic {integrated}

　　-control_point before

　　-control_signal scan_enable

　　#Create a more balanced clock tree by inserting “always enabled” ICGs

　　set power_cg_all_registers true

　　set power_remove_redundant_clock_gates true

　　read_db design.gtech.db

　　current_design top

　　link

　　source design.cstr.tcl

　　#Insert clock gating

　　insert_clock_gating

　　compile

　　#Generate a report on clock gating inserted

　　report_clock_gating

　　這個(gè)階段的目的是通過(guò)綜合工具（DC）進(jìn)行門(mén)控單元的自動(dòng)插入，以便進(jìn)一步減小功耗。

　　需要注意的是對插入ICG的參數的設定，比如maximum fanout（扇出越大越節省功耗，扇出越平衡skew越小，視設計而定，如圖所示），以及minimum_bitwidth參數的設定，另外對于較復雜的門(mén)控結構需要插入常開(kāi)ICG以使時(shí)鐘網(wǎng)絡(luò )結構更加平衡。

　　4.3 時(shí)鐘樹(shù)綜合階段優(yōu)化功耗

　　圖5 兩種時(shí)鐘樹(shù)結構對比（a）：多級縱深型；（b）：少級扁平型

　　先介紹一下時(shí)鐘樹(shù)綜合參數對時(shí)鐘樹(shù)結構的影響：

　　Skew ：時(shí)鐘偏移，總的時(shí)鐘樹(shù)綜合目標。

　　Insertion delay（Latency）：時(shí)鐘路徑總延時(shí)，用于限定時(shí)鐘樹(shù)級數的增加。

　　Max taranstion：由最大轉換時(shí)間限定一級buffer能驅動(dòng)的buffer 的數量。

　　Max Capacitance Max Fanout：由最大負載電容、最大扇出限定一級buffer 能驅動(dòng)的buffer 數量。

　　一般設計中的時(shí)鐘樹(shù)綜合以降低時(shí)鐘skew為最終目的，加大level級數，減小每級fanout，將投入較多buffer，更精確的平衡每條時(shí)鐘路徑的 latency，從而得到較小skew。但是對于低功耗設計，尤其是當時(shí)鐘頻率較低的時(shí)候，時(shí)序要求并不是很高，所以希望能減小時(shí)鐘樹(shù)的規模以減小時(shí)鐘樹(shù)帶來(lái)的動(dòng)態(tài)翻轉功耗。如圖所示，通過(guò)減小時(shí)鐘樹(shù)level級數，加大fanout可以有效減小時(shí)鐘樹(shù)的規模，但由于buffer 數量的減少，較之多級結構的時(shí)鐘樹(shù)，級數較少結構的時(shí)鐘樹(shù)只是大概平衡每條時(shí)鐘路徑的latency，得到的skew較大?？梢?jiàn)，以降低時(shí)鐘樹(shù)規模為目標，進(jìn)行低功耗時(shí)鐘樹(shù)綜合是以增大一定的skew為代價(jià)的。

　　具體到本RFID芯片，我們采用了TSMC 0.18um CMOS LOGIC/MS/RF工藝，時(shí)鐘頻率只有1.92M，是非常低的，此時(shí)時(shí)鐘進(jìn)行時(shí)鐘樹(shù)綜合時(shí)，采用以降低時(shí)鐘樹(shù)規模為目標的低功耗時(shí)鐘樹(shù)綜合，主要對 skew，latency和transiton這幾個(gè)約束進(jìn)行了設定，由于約束fanout會(huì )帶來(lái)時(shí)鐘樹(shù)級數的增加，帶來(lái)功耗的增加，所以沒(méi)有設定這個(gè)值，采用庫里的默認值。在實(shí)際中，我們使用了9種不同的時(shí)鐘樹(shù)約束條件，約束條件及綜合結果如表1 所示。

　　5 結論

　　如表1所示，總的趨勢就是target skew設的越大，最終的時(shí)鐘樹(shù)規模越小，時(shí)鐘樹(shù)buffer數量越小，對應的動(dòng)態(tài)靜態(tài)功耗也越小，這樣就達到了節省時(shí)鐘樹(shù)功耗的目的?？梢钥吹疆攖arget skew大于10ns后，功耗基本不再變化，但是基于大的skew值會(huì )帶來(lái)hold時(shí)序的變差導致修復時(shí)序的時(shí)候插入buffer增多，所以應該進(jìn)行折中，從圖表來(lái)看策略5和策略6為優(yōu)選方案。另外當skew設置選出最優(yōu)后，還可以看到Max transition值設的越大最終得到的功耗也越小，這可以理解為時(shí)鐘信號躍遷的時(shí)間越長(cháng)所需要的能量越小。另外latency約束的設置可以盡量放大，其值的大小對最終的功耗結果影響不大。

作者 常曉夏,潘亮,李勇