EEPW首頁(yè) >>
主題列表 >>
動(dòng)態(tài)功耗
動(dòng)態(tài)功耗 文章 進(jìn)入動(dòng)態(tài)功耗技術(shù)社區
FinFET對動(dòng)態(tài)功耗的影響
- 現在主要的代工廠(chǎng)都在生產(chǎn)FinFET晶體管，這些FinFET以創(chuàng )紀錄的速度實(shí)現了從設計到現貨產(chǎn)品的轉變。FinFET的發(fā)展普及一直都比較穩定，因為與平面器件相
- 關(guān)鍵字： FinFET 動(dòng)態(tài)功耗
射頻識別芯片設計中時(shí)鐘樹(shù)功耗的優(yōu)化與實(shí)現
- 射頻識別芯片設計中時(shí)鐘樹(shù)功耗的優(yōu)化與實(shí)現-在RFID芯片中的功耗主要有模擬射頻前端電路，存儲器，數字邏輯三部分，而在數字邏輯電路中時(shí)鐘樹(shù)上的功耗會(huì )占邏輯功耗不小的部分。本文著(zhù)重從降低數字邏輯時(shí)鐘樹(shù)功耗方面闡述了一款基于ISO18000-6 TypeC協(xié)議的UHF RFID標簽基帶處理器的的優(yōu)化和實(shí)現。##降低功耗主要方法##RTL階段手工加時(shí)鐘門(mén)控##綜合階段工具插于集成門(mén)控單元##時(shí)鐘樹(shù)綜合階段優(yōu)化功耗及結論
- 關(guān)鍵字： 射頻識別芯片 動(dòng)態(tài)功耗 UHFRFID 芯片設計
FPGA設計中功耗的分析與仿真
- FPGA的應用越來(lái)越廣泛，隨著(zhù)制造工藝水平的不斷提升，越來(lái)越高的器件密度以及性能使得功耗因數在FPGA設計中越來(lái)越重要。器件中元件模塊的種類(lèi)和數量對FPGA設計中功耗的動(dòng)態(tài)范圍影響較大，對FPGA的電源功耗進(jìn)行了分析
- 關(guān)鍵字： FPGA 靜態(tài)功耗 動(dòng)態(tài)功耗 觸發(fā)率
如何降低MIPS CPU 50％的動(dòng)態(tài)功耗
- 設計CPU需要很多技巧和努力。拿到一個(gè)CPU設計并降低其50%的動(dòng)態(tài)功耗需要一系列特殊的技巧，這也是CPU設計人員漫長(cháng)職業(yè)生涯的要取得的技能之一。在成功推出第一款PowerVR Rouge GPU的DOK后，Imagination和Synopsys展
- 關(guān)鍵字： MIPS CPU 動(dòng)態(tài)功耗
固態(tài)繼電器的動(dòng)態(tài)功耗和設計考量
- 1.0介紹對于低電壓信號或低功率切換應用，具備MOSFET輸出的光學(xué)隔離固態(tài)繼電器(SSR,SolidStateRelay)可...
- 關(guān)鍵字： 繼電器 動(dòng)態(tài)功耗 設計考量
基于PR9000的微型可嵌入UHF RFID讀寫(xiě)器模塊設計
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò )家園
- 關(guān)鍵字： RFID讀寫(xiě)器模塊 門(mén)控時(shí)鐘 動(dòng)態(tài)功耗
疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗分析
- 在圖中2.1中，TTL反相順的輸出驅動(dòng)電路在HI和LO之間交替轉換，Q1或Q2交替處于導通狀態(tài)，而不是兩者同時(shí)導通。這種電路配置有兩個(gè)激勵電路，一個(gè)把輸出電壓上拉到HI，而另外一個(gè)把輸出電壓下拉到LO，通常稱(chēng)之為推拉輸
- 關(guān)鍵字： 疊加偏置電流 動(dòng)態(tài)功耗 分析
驅動(dòng)容性負載的動(dòng)態(tài)功耗分析
- 邏輯電路每一次跳變，都要消耗超過(guò)它正常靜態(tài)功耗之外的額外的額外功率。當以一個(gè)恒定速率循環(huán)時(shí)，動(dòng)態(tài)功耗等于功耗=周期頻率*每個(gè)周期額外的功率動(dòng)態(tài)功耗最常見(jiàn)的兩個(gè)起因是負載電容和疊加的偏置電流。圖2.2說(shuō)明了驅
- 關(guān)鍵字： 驅動(dòng)容性負載 動(dòng)態(tài)功耗 分析
推拉輸出電路的動(dòng)態(tài)功耗
- 設計者經(jīng)常僅僅根據所接負載的直流輸入電流要求，冒險使推拉輸出電路的負載達到它的最大直流扇出能力。特別是當設計CMOS總線(xiàn)時(shí)這一想法尤其具有誘惑力，因為此時(shí)理論上的扇出能力是無(wú)限的。實(shí)際上重負載的總路線(xiàn)結構
- 關(guān)鍵字： 推拉輸出電路 動(dòng)態(tài)功耗
疊加偏置電流產(chǎn)生的動(dòng)態(tài)功耗
- 在圖中2.1中，TTL反相順的輸出驅動(dòng)電路在HI和LO之間交替轉換，Q1或Q2交替處于導通狀態(tài)，而不是兩者同時(shí)導通。這種電路配置有兩個(gè)激勵電路，一個(gè)把輸出電壓上拉到HI，而另外一個(gè)把輸出電壓下拉到LO，通常稱(chēng)之為推拉輸
- 關(guān)鍵字： 疊加偏置電流 動(dòng)態(tài)功耗
驅動(dòng)容性負載的動(dòng)態(tài)功耗
- 邏輯電路每一次跳變，都要消耗超過(guò)它正常靜態(tài)功耗之外的額外的額外功率。當以一個(gè)恒定速率循環(huán)時(shí)，動(dòng)態(tài)功耗等于功耗=周期頻率*每個(gè)周期額外的功率動(dòng)態(tài)功耗最常見(jiàn)的兩個(gè)起因是負載電容和疊加的偏置電流。圖2.2說(shuō)明了驅
- 關(guān)鍵字： 驅動(dòng)容性負載 動(dòng)態(tài)功耗
采用創(chuàng )新降耗技術(shù)應對FPGA靜態(tài)和動(dòng)態(tài)功耗的挑戰
- 傳統上，數字邏輯并不耗費大量靜態(tài)功耗，但隨著(zhù)工藝節點(diǎn)的不斷精微，這一情況在發(fā)生顯著(zhù)變化?，F在，隨著(zhù)工藝尺度的...
- 關(guān)鍵字： FPGA 動(dòng)態(tài)功耗 動(dòng)態(tài)功耗 Stratix
利用Virtex-5 FPGA實(shí)現最低功耗解決方案
- 過(guò)渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來(lái)的優(yōu)勢：低成本、高性能和更強的邏輯能力。盡管這些優(yōu)勢能夠為高級系統設計帶來(lái)激動(dòng)人心的機會(huì )，但65納米工藝節點(diǎn)本身也帶來(lái)了新的挑戰。例如，在為產(chǎn)品選擇FPGA時(shí)，功耗的考慮變得越來(lái)越重要。很可能下一代設計會(huì )需要在功耗預算不變(或更小)的情況下，集成更多的特性和實(shí)現更高的性能。 本文將分析功耗降低所帶來(lái)的益處，還將介紹Virtex-5器件中所采用的多種技術(shù)和結構上的革新，它們能提供功耗最低的解決方案，并且不犧牲性能。 降低功耗的好處
- 關(guān)鍵字： FPGA 低功耗 Virtex-5 靜態(tài)功耗 動(dòng)態(tài)功耗
| 共13條 1/1 1 |
動(dòng)態(tài)功耗介紹
您好，目前還沒(méi)有人創(chuàng )建詞條動(dòng)態(tài)功耗!
歡迎您創(chuàng )建該詞條，闡述對動(dòng)態(tài)功耗的理解，并與今后在此搜索動(dòng)態(tài)功耗的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對動(dòng)態(tài)功耗的理解，并與今后在此搜索動(dòng)態(tài)功耗的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473