一文看懂3D晶體管

　　BJT晶體管通道

　　BJT的構成很簡(jiǎn)單，就是把2個(gè)P型半導體夾住1個(gè)N型半導體變成三明治。當然，也有用2個(gè)N型半導體夾住1個(gè)P型的?，F在就看看NPN型的BJT如何運作。

　　一般而言我們把BJT的輸入極稱(chēng)為集極，控制極稱(chēng)為基極，而輸出極就稱(chēng)之為射極。由于射極要提供大量電子擴散所以雜質(zhì)濃度會(huì )比較高，而基極則因為希望電流快速通過(guò)所以做得很薄。

　　當我們由控制極輸入足夠的電子時(shí)，原本的P型半導體就因為充滿(mǎn)了大量電子而慢慢把我們原本人工置入的電洞中和掉了，當然就慢慢「轉性」變成N型半導體的性質(zhì)。此時(shí)對于從集極加入的電壓/電流來(lái)看，就會(huì )發(fā)現當P型半導體轉性后，NP介面的能階差就慢慢消失因而形成通道，而電流就會(huì )由集極一路沖向射極而發(fā)射出來(lái)，這就是通道形成的過(guò)程。

　　由于需要真槍實(shí)彈把電子灌進(jìn)去，所以BJT的通道形成比較費力，但是通道導通的面積大所以可以流過(guò)的電流也很大，很適合高出力的工作。但是我們灌入P型半導體的電子可不會(huì )乖乖停在那里不動(dòng)，它們會(huì )隨著(zhù)由射極出發(fā)的電子流一路沖往集極去!就像馬桶把衛生紙沖掉那樣(高中物理告訴我們，電流方向就是電子流方向的反方向)。

　　▲NPN型BJT導通情況

　　所以控制訊號電流不夠強，是推不動(dòng)BJT晶體管的。這現今芯片當中是一項很討人厭的特性，因為它表示就算我們沒(méi)什么動(dòng)作，為了維持晶體管某一種狀態(tài)，我們還是必需花掉大量電流!這樣不但吃電很兇，還會(huì )讓芯片熱到可以拿來(lái)煎蛋。不過(guò)BJT的好處是整顆P型半導體都會(huì )變成通道，所以通道很寬大，推動(dòng)力也就很大。

　　JFET

　　JFET 是一種類(lèi)似三明治的場(chǎng)效應晶體管，它在接面處沒(méi)有使用氧化物隔開(kāi)閘極，音響迷一定不陌生， JFET的推動(dòng)力大，線(xiàn)性高對高頻反應又不良，是非常良好的音響用放大器材料。讀者若想看到實(shí)體物品，走一趟發(fā)燒音響材料行一定可以看到一大堆。

　　MOSFET晶體管通道

　　而MOS就非常小家子氣了，在早期或者是大功率的JFET，是由2個(gè)N型半導體夾住P型半導體，(或者2個(gè)P型夾住N型)，但是電流通過(guò)的方向和通道形成方向則和BJT呈九十度。而在半導體中的MOS就如下圖所示，在FET元件當中，由閘極來(lái)的電壓對晶體中間部位造成靜電力，靜電力則吸引了正或負電荷靠近閘極，造成晶體中央部位靠近閘極的那薄薄一層半導體產(chǎn)生「轉性」，因此形成了通道。

　　所以這個(gè)通道絕對不像BJT那樣是大水管1條，而是1片薄薄的導電層而已，因此以前的水電工們對MOSFET重要課題是很頭痛的，若是你在30年前提到MOS這種推動(dòng)力不足的東西可以跑到1GHz，科學(xué)家和水電工們肯定要笑你癡人說(shuō)夢(mèng)的。

　　不過(guò)FET也有一個(gè)絕大的好處，就是我們在閘極加上控制電壓時(shí)，理論上不需要流出任何電荷到晶體心，所以控制電流理論上接近于零(實(shí)際上當然不可能，會(huì )有一堆漏電流產(chǎn)生)，所以在芯片晶體數暴增的今天，是個(gè)很好用的技術(shù)。

　　▲MOS半導體導通示意圖

　　夾止

　　請參考MOS通道形成圖，通道由于來(lái)自源極和汲極的電壓差吸引，并不會(huì )變成平行于閘極的完整平面，而是一端寬一端窄的情況，當變窄的那部分小到會(huì )阻礙電流的地步時(shí)就稱(chēng)為夾止。

　　MOSMOS

　　只是MOSFET 的簡(jiǎn)稱(chēng)，沒(méi)什么意義，大家常常都喜歡叫小名，因為比較好叫，通常我們討論晶體管提到MOS是沒(méi)什么問(wèn)題的。但是如果要講到午餐吃什么也用MOS 的話(huà)，應該是指賣(mài)漢堡的。

　　薄薄的一層，問(wèn)題卻很大

　　回到近5年來(lái)的現況，這薄薄一層的MOS導電通道推動(dòng)力不大，為了仍要達到高頻、省電、低熱量、減少面積等等目的，半導體廠(chǎng)內的水電工們可是傷透了腦筋。還好在近來(lái)電子顯微鏡以及各類(lèi)測量技術(shù)越來(lái)越進(jìn)步，我們也漸漸了解到MOS通道形成有什么限制，又有什么副作用等等問(wèn)題。尤其在現今半導體制程已經(jīng)縮小到了30nm以下的境界，有許多問(wèn)題是不斷發(fā)生的，也因此開(kāi)發(fā)新材料或新型結構的晶體管就成了各家廠(chǎng)商努力的目標。

　　難題1 漏電流

　　理想的MOS晶體管除了少許拉動(dòng)閘極電容的電流以及送往下一級的推動(dòng)電流外，是不該有任何額外電流的，凡是超出這個(gè)范疇的電流都算漏電流。漏電流對于強調高速省電的現代產(chǎn)品是個(gè)大傷害。而且就微觀(guān)的情況來(lái)看，其實(shí)晶體管內部有許多效應會(huì )導致漏電流，漏電流的流向也不固定，有從閘極漏走的，有從源極漏走的，而有些漏電流只有在導通時(shí)產(chǎn)生，有些則無(wú)論何時(shí)都在漏。尤其當晶體管愈做愈小，這些現象就會(huì )愈明顯，用30nm以下的晶體管想要完全控制好電流方向而不漏出，簡(jiǎn)直就像用竹籃子裝沙而不外漏一般地困難!

　　難題2 推動(dòng)力不足

　　短通道效應和漏電流在某些層面是相關(guān)的，其中短通道效應主要是因為形成通道的條件太超過(guò)，造成夾止后可導電的面積變小，反而造成一種導通不良。原本我們希望加在閘極的電壓愈大，能導通的輸出電流就快速增大，沒(méi)想到反而卡住沒(méi)什么變動(dòng)，這對晶體性能是很糟糕的事。如果不處理的話(huà)對于時(shí)脈上限是會(huì )有很大的影響。(好吧，至少對于喜歡加壓超頻的宅男有影響)

　　當閘極長(cháng)度僅有30nm以下，短通道效應相當容易發(fā)生，和以往40奈米以上的情況有很大的不同，所以也成了一大難題。

　　難題3 面積問(wèn)題

　　我們平常說(shuō)的30nm制程，一般是指閘極的長(cháng)度等于30nm，而當推動(dòng)力不足時(shí)就要增加晶體管的寬度，那如果把閘極的長(cháng)度由60nm減少成30nm，但是寬度卻非得由100nm大增至300nm時(shí)，所占的面積不就更大了嗎?那真的一切都白搞了，所以面積和推動(dòng)力問(wèn)題都是要處理的。

　　難題4 省電性和性能問(wèn)題

　　由于寄生電容的影響，晶體管就算沒(méi)有漏電流也會(huì )在運作過(guò)程中吃掉能量，好比閘極的電壓在拉升或拉降時(shí)就會(huì )吃掉電流，吃愈多愈不好推，也造成開(kāi)關(guān)速度變慢。

　　▲短通道效應：通道提早縮水了

　　閘極、源極

　　三極管的原理就是閘極的電壓只要稍稍變大，輸出端(源極)就會(huì )有很大的增加，而閘極只要沒(méi)有輸入，輸出端也應該馬上停止輸出。

　　▲改良型MOS半導體結構