一種固定1024點(diǎn)流水線(xiàn)FFT處理器結構研究
加入技術(shù)交流群
4，16和64點(diǎn)FFT處理器采用Hansan結構，它們的存儲容量遠小于一個(gè)整1 024點(diǎn)所需的存儲容量.為了加快數據訪(fǎng)問(wèn)時(shí)間，同時(shí)減少存儲器容量,16點(diǎn)FFT運算所需的旋轉因子值可以直接存儲為常數. FFT同時(shí)采用塊浮點(diǎn)定標方式，以提高運算精度. 本文引用地址：http://dyxdggzs.com/article/193445.htm
3 ASIC驗證及性能分析
使用VHDL硬件編程語(yǔ)言在RTL級對可重配置FFT處理器進(jìn)行了代碼描述.基于SMIC 0.18μm標準單元工藝庫，用Synopsys DesignCompiler綜合工具進(jìn)行邏輯綜合，使用Astro 工具進(jìn)行版圖規則及布局布線(xiàn);用仿真工具VCS進(jìn)行邏輯動(dòng)態(tài)仿真，用參數提取工具Star-RCXT提取寄生參數并使用靜態(tài)時(shí)序分析工具PrimeTime對整個(gè)設計系統進(jìn)行靜態(tài)時(shí)序分析.處理器的ASIC版圖如圖4所示存儲器按照圖1所示數據流的方向排放，以便于邏輯單元布局布線(xiàn).處理器版圖采用了3層電源環(huán)結構.采用該結構一方面可增加管腳供電能力，另一方面也可有效減小芯片面積(處理器芯片面積為3.6mm×3.7mm).
表1為作者所提出的結構與Hason結構的性能比較.其中數據用36 bit表示(高18 bit為實(shí)部，低18 bit為虛部)，指數用6bit表示，結果比較用kbit表示.由表1比較結果可知，作者所提出的可重配置FFT處理器結構不僅減小了45%的存儲器資源，而且節省了52%的處理時(shí)間.該處理器芯片在連續工作100 MHz時(shí)鐘頻率時(shí)，處理第1組1 024點(diǎn)FFT序列需要24.8 μs，以后每10.24μs給出1組1 024點(diǎn)運算結果.表2為FFT處理器進(jìn)行各種點(diǎn)數運算的功耗.可重配置結構采用復用器及相關(guān)的邏輯電路實(shí)現門(mén)控時(shí)鐘電路，這樣，在進(jìn)行不同點(diǎn)數運算時(shí)可以啟動(dòng)不同的運算單元(屏蔽不需要的運算單元)，以降低功耗.由表2可知，在啟動(dòng)64點(diǎn)FFT運算模塊時(shí)，系統功耗較1 024點(diǎn)FFT運算量降低了約49%,而 4點(diǎn)運算量降低了約80%.
4 結論
提出一種可重配置FFT處理器的ASIC芯片設計與實(shí)現、該芯片采用子模塊基-4單元級聯(lián)流水線(xiàn)結構，使用雙口RAM進(jìn)行乒乓存儲，不僅減少了硬件實(shí)現資源，而且提高了處理速度，具有連續計算4，16，64，256和1 024點(diǎn)復數輸入FFT的運算功能.結構設計采用模塊化設計，縮短了芯片設計開(kāi)發(fā)周期.處理器芯片面積為3.6mm×3.7mm，適用于實(shí)時(shí)、高精度動(dòng)態(tài)變換應用場(chǎng)合.
評論